Digital Sigalprocessig All kvatifierig av aaloga sigaler iebär iformatiosförluster. Om dessa seda är sigifikata i sammahaget är föremål för e studtals hetsig debatt. Oavsett vad ma tycker om detta så är Digital SigalProcessig, DSP, e tekik med måga fördelar iom framför allt mobil kommuikatio, där tekike är vital är det gäller att uppå hög prestada vid samtidigt låg effektförbrukig och lite kiselyta uta kosekveser vad gäller utveckligstid och kostruktiosflöde. I figur 1 visas e typisk mixed-sigal DSP-applikatio med de kompoeter som i stort sett alltid igår. aalog iter face A/D DSP digital iter face D/A Σ modulatorer Hård DSP kära GEPARD DSP kära figur 1 De traditioellt aaloga blocke i kretse har till stor del ersatts av digitala kretsar och algoritmer som realiserar aaloga fuktioer. De ret ekoomiska fördele med detta blir uppebar är ma ser effekte av att flytta e krets med både traditioellt aaloga och digitala fuktiosblock frå e äldre och grövre processgeometri till e mer moder, vilket åskådliggörs i figur 2. Förtjäste i yta kommer ästa ebart de digitala blocke till del. 1.2 µm 0.6 µm aalog aalog digital figur 2
Som framgår av figur 1 så ka ma dela upp systemet i tre grudläggade fuktioer: 1) Aalog Froted, med Σ -modulatorer i talbadet för A/D och D/A-omvadlig 2) Hårda DSP-käror, med hjälp av modulgeeratorer 3) Programmerbara och parametriserbara DSP-käror (GEPARD) Neda följer e ärmare titt på uppbyggade och arbetsmetodike hos Austria Mikro Systeme för DSP-block i allmähet och de egeutvecklade DSP-kära GEPARD i syerhet. Aalog Froted Att gå i på Σ -tekologi i detalj förtjäar e ege artikel. Här öjer vi oss med att presetera de viktigaste parametrara för de fudametala blocke, modulator och codec: Σ -modulator Typ 2:a ordige, switched capacitor, differetiell CAE CZE CYE CXE CUE CUE CUE 1.2um 1.0um 0.8um 0.8um 0.6um 0.6um 0.6um fs 1MHz 1MHz 1MHz 6.3MHz 2MHz /a /a Vdd_mi 3.0V 3.0V 3.0V 4.5V 4.5V 3.0V 2.7V Vdd_max 5.5V 5.5V 5.5V 5.5V 5.5V 5.5V 3.6V Idd @ fs 1) 1.8mA 1.8mA 1.8mA 2) 2.0mA 2) 2) 1) Typiskt, iklusive matig och referes 2) uder utvecklig Codec Mikrofoförstärkare +16 till +46 db Programmerbar 116dB SNR 1:a ordiges RC-filter fc=40khz Typiskt 2:a ordiges SD ADC fs=1mhz M=125; f=8khz Upplösig 14 bitar 2:a ordiges SD DAC fs=1mhz M=125; f=8khz 2:a ordiges SC-filter fc=4khz 1MHz klocka 2:a ordiges RC-filter fc=40khz Typiskt Högtalarutgåg 50mW i 50Ω +3dB Hörtelefoutgåg 10mW i 150Ω -12 till +6dB Programmerbar Hårda DSP-käror Lösige på problemet med att implemetera e specifik fuktio på miimal kiselyta uta att förlora i vare sig prestada eller utveckligstid är ofta att aväda sig av ett tekologioberoede och parametriserbart layoutgeeratorbibliotek för hårda strukturer. Det säger sig självt att ma år störst effektivitet vid repetitiva strukturer/algoritmer, och tekike kommer som bäst till si rätt vid utvecklig av digitala filter. Här ka ma implemetera/automatisera e fullt kudapassad kostruktiostekik, ågot som valige iebär (mycket) hadarbete. Eftersom steget frå specifikatio till färdig layout här tas i ett eda kliv måste ma reda på ett tidigt stadium försäkra sig om att de resulterade layoute blir effektiv också med avseede på aslutigar mella blocke.
Digitala filter är, såsom lijära skift-oberoede tidsdiskreta system, e klass av applikatioer där hårda och hårdkodade strukturer ger utmärkta prestada med avseede på sampligshastighet. Detta beror på att de sekvetiella processige i e programmerbar DSP ersätts av e mägd samverkade processer. De kotiuerliga hämtige och avkodige av istruktioer blir överflödig, liksom adresserige av stora datamie. Detta gör det möjligt att kotruera för hög hastighet och låg effekt. Operatioer och kommuikatio ka realiseras seriellt, vilket sparar fysisk yta. Dessutom är hårdkodade strukturer mycket regelbuda och som bäst lämpade för ytbesparade kudapassad implemeterig. Huvudsakliga ackdelar har tidigare varit kostruktiostid, kostad och det faktum att e ädrig av bara e parameter i filtret leder till e ästa helt y kostruktio. Med automatiserade modulgeeratorer har ma ite det problemet, äve om det på itet sätt är e trycka-på-kappe - lösig. Me kombiatioe av modulgeeratorer och erfare persoal erbjuder filter med höga prestada på kort tid. När ma utvärderar lämpliga metoder för implemeterig av digitala filter så är det ödvädigt att ha de begräsigar som sätts av tekologi klara för sig. Modera CAD-verktyg gör kostruktio av digitala filter och relaterade algoritmer gaska bekvämt. Frå e grudstruktur så geererar de e strukturell beskrivig i ett passade högivåspråk (HDL). Logisk sytes och automatiska routigverktyg för atige gridmatriser eller stadardcellkretsar tillsammas med Automatisk TestmösterGeererig (ATPG) ger alla ödvädiga data för fabrikatio. För de mest avacerade processera med 4 eller fler metallager så ger detta e ärmast optimal lösig ur tekisk sypukt. Me telekommuikatiosprodukter är umera extremt priskäsliga, och bör företrädesvis produceras i lågkostadsprocesser, främst CMOS med 2 metallager. Dessutom krävs ofta itegratio av aaloga block, vilket kräver e mixed-sigal process. Dessa har i regel lite grövre geometrier ä de mest avacerade processera. Modulgeeratorera hos Austria Mikro Systeme har optimerats med avseede på detta. Ytbesparigar på över 50% kiselarea jämfört med kovetioella kostruktioer med stadardceller är då sarare orm ä udatag. Desitete ka uppgå till över 10.000 trasistorer/mm 2 i e 0.8µm dubbelmetall CMOS process. Dessutom kortas utveckligstide avsevärt jämfört med klassisk kudapassad kostruktio. Några av de filtertyper som är aktuella tas upp eda, med börja med medelvärdesbildade filter (Averagig Filters). Dessa ger lågpassfiltrerig och decimerig. De aväds som det första decimerigssteget i översamplade sigma-delta AD-omvadlare för att reducera sampligsfrekvese och ta bort det högfrekveta kvatifierigsbruset. Ett exempel, passade för itegratio, visas i figur 3. 1 i 1 1 z k H( z) = z = 1 = f ( z) g( z ) k k 1 i= 0 k 1 z k 1 1-z -1 1-z -k k 1 1-z -1 k 1-z -1 3 1 z H( z) = sic = 1 z k 1 3 z -1 z -1 z -1 M z -1 z -1 z -1 figur 3 k aritmetiska operatioer ersätts med bara två (additio och subtraktio). Geom att säka sampligsfrekvese före differetiator med e faktor k miskas hårdvaras komplexitet frå z -k ed till z -1. Ett första ordiges filter kommer ite att ge tillräcklig dämpig av högfrekvet kvatifierigsbrus är det aväds i e sigma-delta modulator. Detta är ekelt att åtgärda geom kaskadkopplig, och på så sätt skapa ett högre ordiges decimerigsfilter, i.e. ett tredje ordiges filter åstadkoms geom att aväda tre itegratorer före, och tre differetiatorer efter reducerige av
sampligshastighete. Implemetatioe av itegrator är valige bitparallell för att möjliggöra hög sampligsfrekves. Beroede på decimerige och de resulterade ordlägde så ka differetiatorera implemeteras med bitseriell logik. Bitseriella strukturer beskrivs i litterature som goda kadidater till kompakt layout och aväds till ytterligare filtrerig i översamplade dataomvadlare. Effektförbrukige i e bitseriell struktur är valige högre ä i dess bitparallella motsvarighet, eftersom e lika stor mägd mieselemet måste klockas med e faktor gåger sampligsfrekvese, där represeterar ordlägde. Med take på de reducerade (decimerade) sampligsfrekvese så är effektförbrukige i det digitala filtret ädå i storleksordige e magitud lägre ä för de aaloga modulators kretsar. E aa filtertyp är FIR och IIR. Dessa aväds ofta efter det första decimerigssteget och realiseras då som bitseriella strukturer. Så läge som det ite fis ågra allvarligare krav på grupplöptide så är kaskadkopplade biquads ett effektivt sätt att realisera digitala filter. Överförigsfuktioe hos ett IIR-filter realiserat som kaskadkopplat biquad ka skrivas som H ( z) = 0 i= 0 1 bi + bi z + bi 2z 1 1 a z a z 2 1 2 i1 i 2 Att realisera dea struktur kräver edast multiplikatorer, adderare och fördröjigselemet. Multiplikatioe kommer alltid efter fördröjigselemetet, vilket är e begräsig som kommer frå realiserige av multiplikator. Liksom vid parallell multiplikatio så summeras delprodukter ihop efter att ha multiplicerats med motsvarade bit i de adra terme. Additio görs med bitseriella adderare. För ett filter med fasta koeffecieter resulterar multiplikatio med oll i oll, och ige adderare är ödvädig. Därför resulterar edast logiska ettor i hårdvara och tillägg av kiselyta. Koeffecietera bör optimeras till så få logiska ettor som möjligt. Det fis ett flertal metoder att åstadkomma detta. Samma bitseriella muliplikator aväds för FIR-filter. Geom att aväda de traspoerade forme krävs edast e multiplikator. Digitala filter med tabeller. Geom att aväda distribuerad aritmetik och orda de bitseriella operatioera eligt ekvatioe y = 1 m 1 x b ki k 2 i= 0 k= 0 i där represeterar dataordlägde och m atalet taps ka ma komma fram till e multiplikatorfri struktur för ickerekursiva filter. Terme m 1 k = 0 x ki b k är fördefiierad för alla möjliga kombiatioer av 2 m och realiserad med e tabell, valige ett ROM. Dessutom är reste av strukture, som visas i figur 4, mycket regelbude, och passar därför mycket väl för implemetatio med modulgeeratorer. Eftersom storleke på ROMet växer expoeetiellt med
atalet taps så är strukture lämplig bara är dessa ite är alltför måga. Däremot växer ROMet lijärt med atalet utgågar, så strukture ka också avädas för DCT och DFT applikatioer. seriell igåg x m bitars registerfil x 0 x 1 x 2 x -1 x ROM 2 x m m Σ m p/s seriell utgåg figur 4 Likade tabeller med lagrade delresultat frå multiplikatio/additio har aväts för blad aat GMSK eller Nyquist FIR filter i basbadsprocessorer för mobil telekommuikatio. Fysisk implemetatio eligt giva riktlijer kräver som sagt att regelbuda och repetitiva strukturer utvecklas. Ekla operatorer och huvudsaklige lokala aslutigar ger e solid grud för desamma. Måle är att uppå lite kiselyta och hög klockfrekves, vilket låter sig göras med klassisk kudapassad kostruktio. Lyckligtvis krävs edast ett fåtal grudläggade elemet (adderare, subtraherare, multiplikatorer och fördröjigselemet) för att realisera ett digitalt filter. Bitseriella adderare och subtraherare skiljer sig mycket litet frå varadra. Multiplikator består av skiftregister samt adderare eller subtraherare. Slutlige, fördröjigselemetet är e skiftregisterkedja. På Austria Mikro Systeme ersätter automatiska layoutgeeratorer för fördefiierade filterstrukturer de tidsödade uppgifte att åstadkomma e klassisk kudapassad masklayout. Geeratorera arbetar eligt e tvåstegspricip. Först aväds ett tekologioberoede och parametriserbart löv (leaf)- cellbibliotek för de primitiva fuktioera. I det adra steget exekveras automatiska procedurer för att placera och asluta dessa celler eligt e kudspecifik layout svarade mot specifikatioe. Allt detta görs i GDT (Geerator Developmet Tool) frå Metor Graphics. Leaf-celler för layout av hög desitet skiljer sig frå valiga stadardceller. Normala stadardceller kostrueras med take på de skilda layoutverktyg som skall avädas och måste också vara gaska robusta mot skillader i avädadet, ågot som återspeglar sig i både krets- och layoutkostruktioe för cellera. Leaf-celler skall däremot avädas i e klart defiierad miljö och ka optimeras både frå kotruktios- och layoutsypukt. Lokala aslutigar kräver ite buffrig och ka i vissa fall till och med klaras av geom att lägga ihop två ärliggade celler. Mista trasistorstorlek ka avädas och äve dyamisk logik är täkbar, förutsatt att e tvåfas icke överlappade klocka fis tillgäglig. Skillade mella e stadardcellayout och e layout gjord med hjälp av e modulgeerator åskådliggörs i figur 5. E leaf-cell (bitseriell adderare) visas i figur 6.
Stadardceller figur 5 Leaf-cell Kudapassad layout figur 6 När ma arbetar med olika fabrikatiostekologier så är det viktigt att ha tekologioberoede leafceller. Eftersom lijärskalig och apassig av layoutobjekt ite resulterar i ett effektivt utyttjade av kiselyta, så valdes parametriserbar layout på Austria Mikro Systeme. Alla trasistorer, aslutigar, kotakter och viahål placeras och asluts relativt de adra, och deras storlek ages med parametrar. Dessa ersätts med verkliga värde frå tekologifile är geerator bygger upp layoute. Sådaa bibliotek har byggts upp för alla dubbel-metall CMOS-tekologier på Austria Mikro Systeme. Fabtikatiosprocesse är edast e parameter. Adra parametrar är cellam(typ), bredd på matigsbusses aslutig, PMOS/NMOS trasistor-storlek och strukturell iformatio som till exempel existese av reset, iverterade igåg eller utgågsbuffer. Mer komplexa modulgeeratorer placerar och asluter leaf-cellera med häsy till det specificerade filtrets struktur. Idata till dessa geeratorer är till exempel ordlägde och filterkoeffecietera. Efter att e ätlista geererats med utgågspukt frå dessa parametrar placeras alla fördröjigselemet och mutiplikatorer i ett atal rader, beroede på dataordlägde. Adderare och subtraherare följer i separata rader, eftersom dessa celler har aa cellhöjd. Övriga elemet, där sådaa krävs, radas upp på samma sätt. Alla lokala aslutigar, huvudsaklige mella skiftregisterceller, me också adderare, görs geom hopläggig av celler ( abutmet ). Matigsbussar är e del av cellera, och bara ett fåtal globala sigaler som klockor, ladda, set/reset-ledigar utgör de ledigsgator som äu fis över och uder cellera. Ett exempel på partitioerig visas i figur 7.
Fördröjig Fördröjig Multiplikator kotroll Adderare / Subtraherare figur 7 Ekla biquads, FIR-filter, me äve registerfiler för filter med tabeller geereras automatiskt. Aslutigar mella dessa moduler (kaskadkopplig) ka göras såväl automatiskt som mauellt. Bitseriell kommuikatio håller aslutigara ekla och mauell layout ka tillgripas där extra besparigar av layoutarea är av öde. Geererige av de ödvädiga kotrollsigalera görs i regel med kovetioella stadardceller, då dessa strukturer sakar de regelbudehet som är e förutsättig för effektiv automatiserig. Kostruktiosflödet illustreras i figur 8. Valigtvis så är ett grudfilter tillgägligt tillsammas med restriktioer frå operatio och tekologi. Efter att ha valt e lämplig filterarkitektur så approximeras frekvessvaret med MATLAB-fuktioer. Koeffecietera kvatifieras och optimeras med hjälp av ett C-program. Simulerig med häsy till kvatifierigseffekter efter multiplikatio ger operatiosdata som kvatifierigsbrus (QSNR) och strukturella data som atalet overflow -bitar. Fortfarade i MATLAB så skapas parameterfile för layoutgeeratorera. Parametrar för beteedemässig simulerig tillhadahålls också. Alla leaf-celler är i regel uppbyggda, placerade och asluta automatiskt iom ett par miuter. Eftersom iget schema på trasistorivå existerar så åstadkommer ma layoutverifikatioe geom switchivå-simulerig av e ätlista som extraheras frå layoute. Simulerigsresultate jämförs med möster frå MATLAB. De måste vara idetiska med simulerigsresultat frå logisk högivåsimulerig med beteedebeskrivade modeller. Dessa modeller aväds för itegratio av filtret i e ASIC.
Filterspecifikatio Matlab-script Överförigsfuktio Strukturapproximatio Koefficietoptimimerig C-Program Parameter-fil HDL-modell Layout-geerator Simulerig Filter-layout Lsim-ätlista Simulerig figur 8 Kostruktörer uta detaljerad kuskap om krets- och layoutkostruktio ka med det här flödet producera moduler med hög desitet. Tack vare de korta ledtidera så möjliggörs sabb kostadsutvärderig av flera olika alterativ. Applikatiosexempel. De ova beskriva kostruktiosmetode har aväts för implemetatio av filter med höga prestada och låg effektförbrukig. Filtre har aväts i översamplade sigma-delta AD- och DA-omvadlare. Applikatioera har utgjorts av kretsar för telekommuikatio (codec) me också idustriella applikatioer (effektmätarkretsar) och kosumetprodukter (audiokretsar). Tillämpige av modulgeeratorer är aturligtvis ite begräsad till digital filtrerig. I ett seare projekt har de till exempel också aväts för att bygga upp e DECT krypterigs/dekreypterigsprocessor. Ett exempel på resulterade layout visas i figur 9 (6-kaal multirate decimator).
figur 9 GEPARD DSP-käror Det är lågt i frå alltid som e lösig ka realiseras med algoritmer som passar hårda DSP-käror eligt ova. Dessutom har de e ackdel i att de är så hårt optimerade att flexibilitete är i stort sett obefitlig. Detta, samt möjlighete att sabbt och relativt billigt kua göra flera iteratioer äve på de färdiga produkte, är de främsta aledigara till att aväda e programmerbar DSP-kära. DSP-kära GEPARD frå Austria Mikro Systeme är dessutom parametriserbar i ästa alla aspekter för att kua optimera de så mycket som möjligt uta att för de skull förlora i flexibilitet. Detta gör de lämplig som ibyggd kära i ett brett spektrum av applikatioer för telekommuikatios-, kosumet- och idustrimarkade. Komplexitete blir heller ite större ä vad som krävs för applikatioe, e svaghet hos geerella DSP-kretsar. E översikt ges i tabelle eda. Parameter Område Default Kommetar Dataordlägd 8..64 bitar,i steg om 8 16 Dataregister och bussar Dataadresslägd 8..23 bitar 16 <= Dataordlägd Programadresslägd 8..19 bitar 16 <= Dataordlägd Multiplikatorbredd 8..64 bitar Dataordlägd Utgåg=2 x Dataordlägd + guardbitar Multiplikator guardbitar 0..16 8 <= Dataordlägd-2 Atal idexregister 8, 16 8 Atal ackumulatorer 2..4 4 C/D register 0, 1 0 Tillåt C och D-registre som ALUoperad, hoppvillkor och loopräkare Modifier 0, 1 0 Idexregistre är edast ädrigsregister Loop hårdvara 0, 1 0 Nivåer av hårdvaruloopar Parametrar för adresserig 0, N 0 Bitreverserad, moduloadresserig, etc Arkitekture hos dataväge i GEPARD visas i figur 10. GEPARDs DSP-kära iehåller e parallell multiplikator med multiply-accumulate (MAC). Dea har utökad precisio för att hatera de ökade ordlägd som är följde av måga DSP-algoritmer. Vidare tillhadahålls 2 till 4 ackumulatorer för effektiv beräkig med komplexa tal, samt komplett aritmetiskt/logiskt fuktiosstöd för att stödja implemetatioe av högivåelemet som for-sligor och if-the alterativ. E mjukvarustack är implemeterad och aväds som stöd för iterrupt. De ka också avädas för fuktios- och procedurarop.
bussiterface bussiterface c-register d-register mux multiplikator mac p-register skift 2+g summa & carry mux mux op1 op2 alu ackumulator-fil bussiterface figur 10 Stor möda har lagts ed på att optimera GEPARDs RISC-kära för sabbhet. Så exekveras exempelvis istruktioera: LDX (i1)*, C; LDY (i2)*, D; MAC C, D; SUB A1, A2, A3; uder e och samma klockcykel med hjälp av VLIW-tekik (Very Log Istructio Word). För att detta skall vara möjligt krävs parallellitet i operatioera, så att flera av dem utförs samtidigt, oberoede av varadra. Pris/prestada beror förstås på vilka av de möjliga optioera som valts, och hur de implemeterats. ASIC-lösigar med stadardceller eller gridmatrismakro, kudapassade implemetatioer, layouter med hög desitet geererade med modulgeeratorer liksom varje kombiatio av dessa är möjlig. GEPARD har potetial att å e areal på edast 1 mm 2 för baskofiguratioe med 16 bitars ordlägd och realiserig i e 0.6µm 2-metall CMOS-process och avädade av kudapassad kostruktiostekik. I tillägg till kära kommer att krävas program-rom och data-ram, vilket ger e total modul-storlek på rut 2 mm 2 och uppåt. I e 0.6µm tekologi och V dd =3.3V så vätas de här processor att arbeta på 50MHz. Vid de klockhastighete så är det möjligt att exekvera e 1k komplex FFT på midre ä 1 ms. Exempel och bechmark ges i figur 11.
Butterfly, ire sliga ldx (i2)+1,null; ldy (i6),a2; sub NULL,a2,a2; ldx (i4),d; ldy (i4),c; mul c,a2; ldx (i6),c; ldy (i4),a2; mac c,d; ldx (i0),a3; mul c,a2; mv ph1,a1; ldy (i6),c; mac c,d; sub a3,a1,a0; mv ph1,a2; add a3,a1,a1; stx a0,(i4); ldy (i0),a3; sub a3,a2,a0; stx a1,(i0); add a3,a2,a2; sty a0,(i4)*; j i2,butterfly; sty a2,(i0)*; Jämförelse: 256 pukters komplex FFT, stadard radix 2 algoritm Processor cycles GEPARD 13919 DSP_1 11920 DSP_1 21293 DSP_3 19424 DSP_4 16528 Källa: EDN, Mars 1996 figur 11 GEPARD DSP-käror ka fås både som mjuka och hårda käror. För kodutvecklig fis e cykelbaserad symbolassembler samt e kodsimulator. Båda är tillgägliga för såväl DOS/Widows som UNIX och ka kofigureras i samma utsträckig som hårdvara. För att göra programmerige mer effektiv fis dessutom ett mjukvarubibliotek med valiga fuktioer. Ett utveckligskort med e utvärderigsversio av GEPARD (alla sigaler utbodade till piar) fis för aslutig till PC. Det är också lämpligt för kodutvecklig. I figur 12 ges ett exempel på e ASIC som utvecklats med kompoeter frå alla de kompoeter som har beskrivits i de här artikel, e krets för effektmätig. sigma delta decimerig program ROM sigma delta decimerig GEPARD X - RAM iterface Y - RAM Aaloga block hårda dsp-block gepard dsp-kära seriell io figur 12 it, reset, klocka Avslutigsvis, e kort beskrivig av de större fuktiosblock som realiserats som makro i tidigare projekt. G.726 ADPCM-kära. E dedicerad 16-bitars sigalprocessor som utför kodig och avkodig av tal i elighet med G.726. COMPLEX_MAC. E aritmetiskt ehet som utför multiply & accumulate på komplexa tal.
DFIL_01. Ett sex-kaals digitalt filter som utför decimerig, ekvaliserig och högpassfiltrerig för 6 sigma-delta modulatorer (se figur 9). PMUL_01. E 16x16 bits multiplikator med 32 bitars resultat för tvåkomplemetstal. USART. E uiversell sykro-asykro sädare-mottagare. Jag hoppas att jag i och med detta har givit e iblick i vad som ka göras med digital sigalbehadlig. För de som öskar datablad på block som preseterats här så fis de att ladda ed frå iteret på http://asic.vertical-global.com/ Lars Sith Austria Mikro Systeme Iteratioal AG