Digitalteknik syntes Arne Linde 2012

Save this PDF as:
 WORD  PNG  TXT  JPG

Storlek: px
Starta visningen från sidan:

Download "Digitalteknik syntes Arne Linde 2012"

Transkript

1 Digitalteknik, fortsättningskurs Föreläsning 3 Kombinatoriska nät 202 VHDL repetition + Strukturell VHDL Lite repetition + Karnaughdiagram(4-6var), flera utgångar + Quine-McCluskey + intro tid

2 2 Entity ENTITY fulladder IS PORT(A:IN STD_LOGIC; Y B:IN STD LOGIC; Cin:IN STD LOGIC; Y:OUT STD_LOGIC; Cout:OUT STD_LOGIC); END fulladder; Entiteten beskriver portarna mot omvärlden för kretsen.

3 3 Architecture ARCHITECTURE behave OF fulladder IS BEGIN Cout<= (A and B) or (A and Cin) or (B and Cin); S<=A xor B xor Cin END behave; Architecture beskriver funktionen inuti kretsen.

4 Components Exempel Vi vill bygga en två-bitars adderare. Vi börjar med att bygga en full adderare. Sedan kopplar vi samman två av dessa för att få vår två bitars adderare. Strukturell VHDL. One-bit adder Two-bit adder

5 Exempel forts -- Vi har entiteten Vi går vidare till två bits adderaren. LIBRARY ieee; USE ieee.std_logic_64.all; ENTITY adder_2_bit IS PORT ( a:in STD_LOGIC_VECTOR( DOWNTO 0); b:in STD_LOGIC_VECTOR( DOWNTO 0); y:out STD_LOGIC_VECTOR( DOWNTO 0); cout:out STD_LOGIC); END adder_2_bit;

6 Exempel forts ARCHITECTURE arch_adder_2 OF adder_2 IS COMPONENT full_adder IS PORT( a:in STD_LOGIC; b:in STD_LOGIC; cin:in STD_LOGIC; y:out STD_LOGIC cout:out STD_LOGIC); END COMPONENT full_adder; SIGNAL cint:std_logic; BEGIN U0:COMPONENT full_adder PORT MAP(a=>a(0),b=>b(0), Komponent deklaration cin=>'0',y=>y(0),cout=>cint); U:COMPONENT full_adder PORT MAP(a=>a(),b=>b(), cin=>cint,y=>y(),cout=>cout); END arch_adder_2; Komponent instanser

7 7 Logiknät, fig 2.0 x x A B 0 f x 0 0 x f ( x, ) x 2 0 A B (a) Network that implements f = x x x + 2 (b) Truth table x x 2 A B f Time

8 Mintermer 9 En minterm MÅSTE innehålla alla variabler, annars är den inte en minterm. En minterm anger den kombination av :or och 0:or på en funktions ingångar som tillsammans gör att funktionen antar värdet E(x)= Σ m(0,2,3)=x 3 x 2 x x 0 + x 3 x 2 x x 0 + x 3 x 2 x x 0 Canonical form: (Summa Min Disjunktiv form) canonical form minimal form

9 Maxtermer 0 En maxterm MÅSTE innehålla alla variabler, annars är den inte en maxterm. En maxterm anger den kombination av :or och 0:or på en funktions ingångar som tillsammans gör att funktionen antar värdet 0 E(x)=ΠM(0,2,3)=(x 3 +x 2 +x +x 0 ) (x 3 +x 2 +x +x 0 ) (x 3 +x 2 +x +x 0 ) Canonical form: (Produkt av Max Konjunktiv ) canonical form minimal form

10 Normalformer Disjunktiv normal form F = F = A B C + A BC + AB C + ABC + ABC A B C F F F = Konjunktiv normal form (A + B + C) (A + B + C) (A + B + C) F = F = A B C + A BC + AB C

11 2 S-o-P, P-o-S, och de Morgan s teorem Sum-of-products F = A B C + A BC + AB C Apply de Morgan s (F ) = (A B C + A BC + AB C ) F = (A + B + C) (A + B + C) (A + B + C) Product-of-sums F = (A + B + C ) (A + B + C ) (A + B + C ) (A + B + C) (A + B + C ) Apply de Morgan s (F ) = ( (A + B + C )(A + B + C )(A + B + C )(A + B + C)(A + B + C ) ) F = A B C + A BC + AB C + ABC + ABC

12 3 de Morgan nand or or x x 2 x x 2 x x 2 (a) x x 2 = x + x 2 x nor and and x x x 2 x 2 x 2 (b) x + x 2 = x x 2

13 4 Summa av Min Disjunktiv x x 2 x x 2 x 3 x 4 x 5 AND - OR x 3 x 4 x 5 NAND - NAND Produkt av Max Konjuktiv form x x x 2 x 2 x 3 x 3 x 4 x 4 x 5 OR - AND x 5 NOR - NOR

14 3-dimensional Boolean space 5

15 Karnaugh-diagrammet 6

16 Karnaugh-diagramme 7 Kan användas för fyra variabler (med visst besvär upp till sex) yz wx W XY Z + W XYZ = ( W XZ ) ( Y +Y ) = W XZ (Y +Y)=!

17 8 Aktivitet Minimera funktionen F = m(0, 2, 7, 8, 4, 5) + d(3, 6, 9, 2, 3) A A CD\AB X 00 0 X C X X B X X 0 0 D F = AC + A C + BC + AB + A B D + B C D F = BC + A B D + B C D F = A C + AB + B C D C C 0 0 X X X X B B X X 0 0 X X A X 0 0 D D

18 9 00 x 3 x 2 0 X 3 0 x x 0 X X 2 X 0 F = x 3 x + x x 0 + x 3 x 2 x 0 Fyra variabler x 4 x Fem variabler

19 x 5 x x 5 x X 3 X 2 X X 5 X 2 X X X 4 X 3 X 2 X 0

20 Karnaugh-diagrammet, 6 variabler 2

21 22 Arbeta med kombinatoriska nät Förenkling Två nivå förenkling Utnyttja don t care Algoritmer för förenkling Realisering av logik Två-nivå logik och kanonisk POS/SOP form realiserad med NAND och NOR (CPLD) flernivå logik, konvertering mellan OCH och ELLER. Tids beteende

22 23 Produkt av summor (maxtermer) x 3 x 4 x x f = x 3 x 4 + x 2 x 3 + x x 2 x 3 x ( x 3 + x 4 ) = x 3 x 4 x 2 x 3 x x 2 x 3 x ( x 2 + x 3 ) = (x 3 +x 4 )(x 2 +x 3 )(x +x 2 +x 3 +x 4 ) ( x + x 2 + x 3 + x 4 ) Figure 4.4. POS f ( x,, x 4 ) = M(0,, 4, 8, 9, 2, 5).

23 24 Flera utgångar Ex 4. x x 2 x 3 x x x 2 x 3 x (a) Function f (b) Function f 2

24 25 x x 2 x 3 x x 2 0 x 3 x 4 f 0 x (a) Function f x 3 x x 2 x 3 x x x 3 00 f 2 0 x 2 x 3 x 4 0 (c) Combined circuit for f and f 2 (b) Function f 2

25 26 Flera utgångar Ex 4.3 x x 2 x 3 x x x 2 x 3 x (c) Optimal realization of f 3 and f 4 together x x 2 x 3 x x x 2 x 3 x (a) Optimal realization of f 3 (b) Optimal realization of f 4

26 27 x x 2 x 3 x x 0 x 4 0 x x 2 f 3 x 4 x x x 2 x 3 x x 2 x 3 0 x 4 f 4 x 2 0 x 4 (d) Combined circuit for f 3 and f 4

27 28 Fel i lab-pm 3.3 Temp <= ( 0 & a) + ( 0 & b) + ( 0 & c) Process (x,y) VARIABLE xy : std_logic_vector( downto 0); begin xy := x & y; case xy is De som saknar labb partner kan komma fram

28 29 I0 I I2 I3 Design example: BCD increment by I 3 I 2 I I 0 O 3 O 2 O O block diagram and truth table O0 O O2 O3 4-variable K-map for each of the 4 output functions X X X X 0 X X X X 0 0 X X X X 0 X X X X 0 X X X X X X X X

29 Design example: BCD increment by (cont d) X O3 I I 0 /I 3 I 2 O2 0 X X 0 0 X X X 0 0 X X X 0 O O3 = I3 I I0 + I3 I0' O2 = I3 I' + I3 I0' + I3 I I0 O = I3 I I0 + I I0' O0 = I0' O0 0 X X 0 X X X X 0 X X X X O(0) = I(0) O()= I(3) I()I(0)+I()I(0) O(2)=I(2)I() +I(2)I(0) +I(2) I()I(0) O(3)=I(2)I()I(0)+I(3)I(0) X 0 X X X X 0 0

30 I VHDL library ieee; use ieee.std_logic_64.all; entity BCDa is port (I : in std_logic_vector (3 downto 0); O : out std_logic_vector (3 downto 0)); end entity BCDa; 3 architecture arch_bcda of BCDa is begin O(0) <= not I(0); O() <= ( ( not I(3)) and (not I() ) and I(0)) or ( I() and ( not I(0))); O(2) <= ( I(2) and ( not I())) or ( I(2) and (not I(0))) or ( (not I(2)) and I() and I(0)); O(3) <= ( I(2) and I() and I(0)) or ( I(3) and (not I(0))); end architecture arch_bcda;

31 I VHDL library ieee; use ieee.std_logic_64.all; use ieee.std_logic_unsigned.all; entity BCDa is port (I : in std_logic_vector (3 downto 0); O : out std_logic_vector (3 downto 0)); end entity BCDa; architecture arch_bcda of BCDa is begin O <= "0000" when I="00" else I+; end architecture arch_bcda; 32 Är dessa lösningar identiska? O(0) = I(0) O()= I(3) I()I(0)+I()I(0) O(2)=I(2)I() +I(2)I(0) +I(2) I()I(0) O(3)=I(2)I()I(0)+I(3)I(0)

32 33 I+; I(3)I(2) I() I(0) O(3)O(2) O()O(0) O(0) = NOT I(0);. O(3)O(2)O()O(0)

33 34 Definition av termer vid två-nivå förenkling Implikator: delkub som innesluts av funktionen. Primimplikator: Kan inte kombineras med någon annan implikator för att skapa en större delkub. Väsentlig primimplikator om den ensam innesluter en eller flera mintermer Mål: Kombinera implikatorer till primimplikatorer. (minska antalet litteraler per term) Täck samtliga mintermer med så få primimplikatorer som möjligt. (minimera antalet produkttermer)

34 35 CD00 0 AB X Examples to illustrate terms 6 prime implicants: A'B'D, BC', AC, A'C'D, AB, B'CD essential minimum cover: AC + BC' + A'B'D AB prime implicants: BD, ABC', ACD, A'BC, A'C'D CD D essential 0 minimum cover: 4 essential implicants 0 0 B 0 0

35 36 Algoritm för två-nivå förenkling Algoritm: minimum summa av produkter ur ett Karnaugh diagram. Välj ett element (minterm) 2. Finn den maximala grupperingen av :or och X i anslutning till elementet. Detta skapar primimplekanterna. ( 2 n st element) Upprepa steg & 2 för alla element för att finna alla primimplekanter. 3. Kontrollera alla ettor i Karnaugh diagrammet Om ettan är täckt av endast en primimplekant så är den primimplekanten essentiell. Ettor tillhörande en essentiell primimplekant behöver ej besökas igen. 4. Om det finns ettor som inte täcks av essentiella primimplekanter så välj det minsta antalet primimplekanter som täcker ettorna.

36 37 Algorithm for two-level simplification (example) A X 0 X 0 X 0 A A 0 D 0 D 0 D C 0 X 0 X 0 0 C 0 X 0 X 0 0 C 0 X 0 X 0 0 B A B 2 primes around A'BC'D' A B 2 primes around ABC'D A X 0 X 0 X 0 0 D 0 D 0 D C 0 X X B 3 primes around AB'C'D' C 0 X X B 2 essential primes C 0 X X B minimum cover (3 primes)

37 38 Quine-McCluskey Exempel: f (x 3,x 2,x,x 0 ) = m(4,5,6,8,9,0,3)+d(0,7,5) 00 x 3 x 2 0 X 3 0 x x 0 X X 0 X 2

38 39 Gruppera termerna efter antal ettor f (x 3,x 2,x,x 0 ) = m(4,5 2,6 2,8,9 2,0 2,3 3 )+d(0 0,7 3,5 4 ) v (0,4) 0-00 v (0,8) -000 v (4,5) 00- v v (4,6) 0-0 v (8,9) 00- v (8,0) 0-0 v (5,7) 0- v v (5,3) -0 v v (6,7) 0- v v (9,3) -0 v (7,5) - v v (3,5) - (4,5,6,7) 0-- (5,7,3,5) --

39 40 f (x 3,x 2,x,x 0 ) = m(4,5 2,6 2,8,9 2,0 2,3 3 )+d(0 0,7 3,5 4 ) (0,4) x 3 x 2 0 (0,8) -000 (8,9) 00- X x x X X 0 X 2 (9,3) -0 (8,0) 0-0 (4,5,6,7) 0-- (5,7,3,5) --

40 4 Hitta en minimal täckand funktion 0,4 (0-00) X ,8 (-000) X 8,9 (00-) X X 8,0 (0-0) X X 9,3 (-0) X X 4,5,6,7 (0--) X X X 5,7,3,5 (--) X X EJ 0,7 och 5 f (x 3,x 2,x,x 0 ) = m(4,5 2,6 2,8,9 2,0 2,3 3 )+d(0 0,7 3,5 4 ) Ej med!!

41 42 Essentiella primimplikanter 0,4 (0-00) X ,8 (-000) X 8,9 (00-) X X 8,0 (0-0) X X 9,3 (-0) X X 4,5,6,7 (0--) X X X 5,7,3,5 (--) X X

42 43 Sammanfattning Quine-McCluskey. Ordna samtliga mintermer och don t care i en tabell efter antalet ettor. 2. Jämför varje minterm med de mintermer som har en etta mer. 3. De som stämmer (skiljer sig i endast en position) bockas av och den förenklade termen skrivs upp. 4. Upprepa 2 & 3 för de nya kolumner som bildas tills det inte går mer. 5. De termer som nu inte är markerade är funktionens primimplekanter.

43 44 Exempel Minimera: f α (x,y,z) = m(3,5)+d(,2) f β (x,y,z) = m(,4,6)+d(2,5) Antal ettor: f α (x,y,z) = m(3 2,5 2 )+d(,2 ) f β (x,y,z) = m(,4,6 2 )+d(2,5 2 ) f(x,y,z) = m( α β,2 αβ,3 2α,4 β,5 2αβ,6 2β )

44 45 f(x,y,z) = m( αβ,2 αβ,3 2α,4 β,5 2αβ,6 2β ) αβ 00 v 2 αβ 00 v 4 β 00 v 3 α 0 5 αβ 0 6 β 0 v v v,3 α 0-,5 αβ -0 2,3 α 0-2,6 β -0 4,5 β 0-4,6 β -0

45 46 f α (x,y,z) = m(3,5)+d(,2) f β (x,y,z) = m(,4,6)+d(2,5) 3α 5α β 4β 6β,3 α 0- x,5 αβ -0 x x 2,3 α 0- x 2,6 β -0 x 4,5 β 0- x 4,6 β -0 x x

46 47 Exempel 4.52 f (x,x2,x3,x4) = m(0,, 3, 4, 7,, 3, 5) + D(9, 2, 4)

47 48 Rad dominans 0, (000-) v v 0,4 (0-00) v v 4,2 (-00) v ,3,9, (-0-) v v v 3,7,,5 (--) v v v v 9,,3,5 (--) v v v 2,3,4,5 (--) v v

48 49 0, (000-) v v ,4 (0-00) v v,3,9, (-0-) v 9,,3,5 (--) v

49 50 Fler nivå logik x = A D F + A E F + B D F + B E F + C D F + C E F + G reducerad summa av-produkter redan förenklad 6 x 3-ingångars AND grind + x 7-ingångars OR grind (finns nog inte!) 25 ledningar (9 litteraler plus 6 interna ledningar) x = (A + B + C) (D + E) F + G faktoriserad form inte skriven som tvånivå S-o-P x 3-ingångars OR, 2 x 2-ingångars OR, x 3-ingångars AND grindar 0 ledningar (7 litteraler plus 3 interna ledningar) A B C D E X F G

50 Konvertera flernivå nät till NOR grindar 5 F = A (B + C D) + B C Vi tillför lämpliga Inverterare bubblor original AND-OR nät C D B A B \C C D B A B \C Level Level 2 Level 3 Level 4 F F Skriver om som NOR grindar \C \D B \A \B C F

51 52 Tid A B C D 0 0 F A B C D F

52 53 Omslag i insignaler - tid Kan vara användbart, skapa pulser Kan orsaka problem felfunktion p g a glitches / harsader

53 54 Sammanfattning kombinatorisk logik Design problem fylla i sanningstabeller ej fullständigt specificerade funktioner förenkla två-nivå nät Realisering av två nivå logik NAND och NOR nät Nätverk av Booleska funktioner och deras tidsegenskaper

54 55 ARCHITECTURE arch_and_4 OF and_4 IS COMPONENT and_2 IS PORT( a,b:in STD_LOGIC; y:out STD_LOGIC); END COMPONENT and_2; SIGNAL i0, i :STD_LOGIC; BEGIN U0:COMPONENT and_2 PORT MAP(a=>a(0),b=>b(0),y=>i0); U:COMPONENT and_2 PORT MAP(a=>a(),b=>b(),y=>i); U2:COMPONENT and_2 PORT MAP(a=>i0,b=>i,y=>y); END arch_and_4;

55 56 Nästa föreläsning Programmable logic array (PLA) Programmable array logic (PAL) Read-only memories (ROM) Field Programmable Gate Array (FPGA) (Mux och demux)

Definition av kombinatorisk logik Olika sätt att representera kombinatorisk logik Minimering av logiska uttryck

Definition av kombinatorisk logik Olika sätt att representera kombinatorisk logik Minimering av logiska uttryck KOMBINATORISK LOGIK Innehåll Definition av kombinatorisk logik Olika sätt att representera kombinatorisk logik Minimering av logiska uttryck Boolesk algebra Karnaugh-diagram Realisering av logiska funktioner

Läs mer

Quine McCluskys algoritm

Quine McCluskys algoritm Quine McCluskys algoritm Tabellmetod för att systematiskt finna alla primimplikatorer ƒ(a,b,c,d) = m(4,5,6,8,9,0,3) + d(0,7,5) Moment : Finn alla primimplikatorer Steg: Fyll i alla mintermer i kolumn.

Läs mer

IE1205 Digital Design: F4 : Karnaugh-diagrammet, två- och fler-nivå minimering

IE1205 Digital Design: F4 : Karnaugh-diagrammet, två- och fler-nivå minimering IE25 Digital Design: F4 : Karnaugh-diagrammet, två- och fler-nivå minimering Mintermer 2 3 OR f En minterm är en produktterm som innehåller alla variabler och som anger den kombination av :or och :or som

Läs mer

Digitalteknik, fortsättningskurs Föreläsning VHDL Very High Speed Integrated Circuit Hardware Description Language

Digitalteknik, fortsättningskurs Föreläsning VHDL Very High Speed Integrated Circuit Hardware Description Language 1 Digitalteknik, fortsättningskurs Föreläsning 2-2012 VHDL Very High Speed Integrated Circuit Hardware Description Language VHDL = VHSIC Hardware Description Language VHSIC = Very High Speed Integrated

Läs mer

Mintermer. SP-form med tre mintermer. William Sandqvist

Mintermer. SP-form med tre mintermer. William Sandqvist Mintermer OR f 2 3 En minterm är en produktterm som innehåller alla variabler och som anger den kombination av :or och :or som tillsammans gör att termen antar värdet. SP-form med tre mintermer. f = m

Läs mer

Tentamen i IE1204/5 Digital Design onsdagen den 5/

Tentamen i IE1204/5 Digital Design onsdagen den 5/ Tentamen i IE1204/5 Digital Design onsdagen den 5/6 2013 9.00-13.00 Tentamensfrågor med lösningsförslag Allmän information Examinator: Ingo Sander. Ansvarig lärare: William Sandqvist, tel 08-790 4487 (Kista

Läs mer

Tenta i Digitalteknik

Tenta i Digitalteknik Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2008-08-29 Skrivtid 9.00-13.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Johan Eriksson Tel 070 589 7911 Tillåtna

Läs mer

Digital elektronik CL0090

Digital elektronik CL0090 Digital elektronik CL9 Föreläsning 3 27--29 8.5 2. My Talsystem Binära tal har basen 2 Exempel Det decimala talet 9 motsvarar 2 Den första ettan är MSB, Most Significant Bit, den andra ettan är LSB Least

Läs mer

Tenta i Digitalteknik

Tenta i Digitalteknik Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2009-06-04 Skrivtid 9.00-13.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna

Läs mer

Maurice Karnaugh. Karnaugh-diagrammet gör det enkelt att minimera Boolska uttryck! William Sandqvist

Maurice Karnaugh. Karnaugh-diagrammet gör det enkelt att minimera Boolska uttryck! William Sandqvist Maurice Karnaugh Karnaugh-diagrammet gör det enkelt att minimera Boolska uttryck! En funktion av fyra variabler a b c d Sanningstabellen till höger innehåller 11 st 1:or och 5 st 0:or. Funktionen kan uttryckas

Läs mer

D2 och E3. EDA321 Digitalteknik-syntes. Fredag den 13 januari 2012, fm i M-salarna

D2 och E3. EDA321 Digitalteknik-syntes. Fredag den 13 januari 2012, fm i M-salarna EDA321 Digitalteknik-syntes D2 och E3 GU DIT795 Tentamen (EDA321-0205) Fredag den 13 januari 2012, fm i M-salarna Examinator Arne Linde, tel. 772 1683 Tillåtna hjälpmedel Inga hjälpmedel tillåtna. Detta

Läs mer

Tentamen i IE1204/5 Digital Design Torsdag 29/

Tentamen i IE1204/5 Digital Design Torsdag 29/ Tentamen i IE1204/5 Digital Design Torsdag 29/10 2015 9.00-13.00 Allmän information ( TCOMK, Ask for an english version of this exam if needed ) Examinator: Ingo Sander. Ansvarig lärare: William Sandqvist

Läs mer

2.1 Disjunktiv och konjunktiv normalform

2.1 Disjunktiv och konjunktiv normalform Kapitel 2 Booleska funktioner 2. Disjunktiv och konjunktiv normalform Låt x,..., x n vara booleska variabler. En boolesk funktion f(x,..., x n ) är då en funktion av variablerna x,..., x n som antar något

Läs mer

VHDL och laborationer i digitalteknik

VHDL och laborationer i digitalteknik V:1.1 VHDL och laborationer i digitalteknik Vid laborationskursen i digitalteknik används VHDL till alla laborationerna utom den första. VHDL är ett stort språk och enbart en liten del av språket behövs

Läs mer

SMD033 Digitalteknik. Digitalteknik F1 bild 1

SMD033 Digitalteknik. Digitalteknik F1 bild 1 SMD033 Digitalteknik Digitalteknik F1 bild 1 Vi som undervisar Anders Hansson A3209 91 230 aha@sm.luth.se Digitalteknik F1 bild 2 Registrering Registrering via email till diglabs@luth.se Digitalteknik

Läs mer

Hjälpmedel: Appendix A. VHDL-syntax. (bifogas detta prov) Appendix B.2. IEEE-package (bifogas detta prov)

Hjälpmedel: Appendix A. VHDL-syntax. (bifogas detta prov) Appendix B.2. IEEE-package (bifogas detta prov) 7HQWDPHQL.XQGDQSDVVDGHNUHWVDUI U(P Datum: 991012 Tid: 8.00-13.00 Lokal: E138 Hjälpmedel: Appendix A. VHDL-syntax. (bifogas detta prov) Appendix B.2. IEEE-package (bifogas detta prov) Vid eventuella frågor

Läs mer

IE1204/IE1205 Digital Design

IE1204/IE1205 Digital Design TENTAMEN IE1204/IE1205 Digital Design 2012-12-13, 09.00-13.00 Inga hjälpmedel är tillåtna! Hjälpmedel Tentamen består av tre delar med sammanlagd tolv uppgifter, och totalt 30 poäng. Del A1 (Analys) innehåller

Läs mer

Angående buffer. clk clear >=1 =9?

Angående buffer. clk clear >=1 =9? 10.VHDL3 Repetition buffer, record, loop kombinaoriska processer Varning latchar, hasard CPU-embryo VHDL-kod för mikromaskin med hämtfas Minnen i FGPA Distributed RAM (LUT) Block-RAM 1 Angående buffer

Läs mer

Tenta i Digitalteknik

Tenta i Digitalteknik Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2009-08-28 Skrivtid 9.00-13.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna

Läs mer

FÖRELÄSNING 8 INTRODUKTION TILL DESIGN AV DIGITALA ELEKTRONIKSYSTEM

FÖRELÄSNING 8 INTRODUKTION TILL DESIGN AV DIGITALA ELEKTRONIKSYSTEM FÖRELÄSNING 8 INTRODUKTION TILL DESIGN AV DIGITALA ELEKTRONIKSYSTEM Innehåll Designflöde Översikt av integrerade kretsar Motivation Hardware Description Language CAD-verktyg 1 DESIGNFLÖDE FÖR DIGITALA

Läs mer

Digital Design IE1204

Digital Design IE1204 Digital Design IE24 F2 : Logiska Grindar och Kretsar, Boolesk Algebra william@kth.se IE24 Digital Design F F3 F2 F4 Ö Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK LAB Kombinatoriska

Läs mer

Tenta i Digitalteknik

Tenta i Digitalteknik Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2011-08-26 Skrivtid 9.00-14.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna hjälpmedel

Läs mer

Digital elektronik CL0090

Digital elektronik CL0090 Digital elektronik CL9 Föreläsning 5 27-2-2 8.5 2. Naxos Demonstration av uartus programvara. Genomgång av uartus flödesschema. Detta dokument finns på kurshemsidan. http://www.idt.mdh.se/kurser/cl9/ VHDL-kod

Läs mer

Laboration D181. ELEKTRONIK Digitalteknik. Kombinatoriska kretsar, HCMOS. 2008-01-24 v 2.1

Laboration D181. ELEKTRONIK Digitalteknik. Kombinatoriska kretsar, HCMOS. 2008-01-24 v 2.1 UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Christer Ardlin/Lars Wållberg/ Dan Weinehall/Håkan Joëlson 2008-01-24 v 2.1 ELEKTRONIK Digitalteknik Laboration D181 Kombinatoriska kretsar,

Läs mer

EDA Digital och Datorteknik 2009/2010

EDA Digital och Datorteknik 2009/2010 EDA45 - Digital och Datorteknik 29/2 EDA 45 - Digital och Datorteknik 29/2, lärobokens kapitel 3 Ur innehållet: Satslogik och Boolesk algebra Grindar Funktionstabell Binär evaluering Normal orm/förenklad

Läs mer

Tentamen i IE Digital Design Fredag 21/

Tentamen i IE Digital Design Fredag 21/ Tentamen i IE204-5 Digital Design Fredag 2/0 206 09.00-3.00 Allmän information (TCOMK, Ask for an english version of this exam if needed) Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist

Läs mer

Styrteknik: Grundläggande logiska funktioner D2:1

Styrteknik: Grundläggande logiska funktioner D2:1 Styrteknik: Grundläggande logiska funktioner D2:1 Digitala kursmoment D1 Boolesk algebra D2 Grundläggande logiska funktioner D3 Binära tal, talsystem och koder Styrteknik: Grundläggande logiska funktioner

Läs mer

Tenta i Digitalteknik

Tenta i Digitalteknik Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2010-08-27 Skrivtid 9.00-14.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna

Läs mer

Lösningförslag till Exempel på tentamensfrågor Digitalteknik I.

Lösningförslag till Exempel på tentamensfrågor Digitalteknik I. Lösningförslag till Exempel på tentamensfrågor Digitalteknik I.. Uttryckt i decimal form: A=28+32+8 + 2 =70 B=59 C=7 A+B+C=246 2. Jag låter A' betyda "icke A" A'B'C'D'+ABC'D'+A'BCD'+AB'CD'=D'(A'(B'C'+BC)+A(BC'+B'C))=

Läs mer

Digital- och datorteknik

Digital- och datorteknik Digital- och datorteknik Föreläsning #5 Biträdande professor Jan Jonsson Institutionen för data- och informationsteknik Chalmers tekniska högskola Vad är ett bra grindnät? De egenskaper som betraktas som

Läs mer

Sanningstabell. En logisk funktion kan också beskrivas genom en sanningstabell (truth table) 1 står för sann (true) 0 står för falsk (false)

Sanningstabell. En logisk funktion kan också beskrivas genom en sanningstabell (truth table) 1 står för sann (true) 0 står för falsk (false) Sanningstabell En logisk funktion kan också beskrivas genom en sanningstabell (truth table) 1 står för sann (true) 0 står för falsk (false) ND OR Logiska grindar ND-grinden (OCH) IEC Symbol (International

Läs mer

Switchnätsalgebra. Negation, ICKE NOT-grind (Inverterare) Konjunktion, OCH AND-grind. Disjunktion, ELLER OR-grind

Switchnätsalgebra. Negation, ICKE NOT-grind (Inverterare) Konjunktion, OCH AND-grind. Disjunktion, ELLER OR-grind Dagens öreläsning behandlar: Läroboken kapitel 3 Arbetsboken kapitel,3 Ur innehållet: Satslogik och Grindar Funktionstabell Binär evaluering Normal orm/förenklad orm/ Minimal orm Karnaughdiagram Negation,

Läs mer

Tenta i Digitalteknik

Tenta i Digitalteknik Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2010-06-01 Skrivtid 9.00-14.00 (5 timmar) Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Per Lindgren Tel 070 376

Läs mer

Digital- och datorteknik

Digital- och datorteknik Digital- och datorteknik Föreläsning #3 Biträdande professor Jan Jonsson Institutionen för data- och informationsteknik Chalmers tekniska högskola Logikgrindar Från data till digitala byggblock: Kursens

Läs mer

IE1205 Digital Design. F2 : Logiska Grindar och Kretsar, Boolesk Algebra. Fredrik Jonsson KTH/ICT/ES

IE1205 Digital Design. F2 : Logiska Grindar och Kretsar, Boolesk Algebra. Fredrik Jonsson KTH/ICT/ES IE1205 Digital Design F2 : Logiska Grindar och Kretsar, oolesk Algebra Fredrik Jonsson KTH/ICT/ES fjon@kth.se Switch En switch har två lägen Sluten/Till (Closed/On) Öppen/Från (Open/Off) Sluten Öppen x

Läs mer

ÅBO AKADEMI LOGIKSTYRNING. Hannu Toivonen Jari Böling. Augusti 2012. Biskopsgatan 8 FIN 20500 Åbo Finland

ÅBO AKADEMI LOGIKSTYRNING. Hannu Toivonen Jari Böling. Augusti 2012. Biskopsgatan 8 FIN 20500 Åbo Finland ÅBO AKADEMI TEKNISKA FAKULTETEN Laboratoriet för reglerteknik DEPARTMENT OF ENGINEERING Process Control Laboratory LOGIKSTYRNING Hannu Toivonen Jari Böling Augusti 202 Biskopsgatan 8 FIN 20500 Åbo Finland

Läs mer

Tentamen med lösningar i IE Digital Design Fredag 21/

Tentamen med lösningar i IE Digital Design Fredag 21/ Tentamen med lösningar i IE04-5 Digital Design Fredag /0 06 09.00-3.00 Allmän information (TCOMK, Ask for an english version of this exam if needed) Examinator: Ingo Sander. Ansvarig lärare: Kista, William

Läs mer

Digital elektronik CL0090

Digital elektronik CL0090 Digital elektronik CL0090 Föreläsning 2 2007-0-25 08.5 2.00 Naos De logiska unktionerna implementeras i grindar. Här visas de vanligaste. Svenska IEC standard SS IEC 87-2 Amerikanska ANSI/IEEE Std.9.984

Läs mer

Introduktion till Xilinx CPLD och ISE WebPack 6.2 Version NV

Introduktion till Xilinx CPLD och ISE WebPack 6.2 Version NV Introduktion till Xilinx CPLD och ISE WebPack 6.2 Version NV Introduktionen beskriver grunderna för att använda programvaran Xilinx ISE WebPack 6.2.03 tillsammans med en CPLD (Complex Programmable Logic

Läs mer

Tentamen i Digital Design

Tentamen i Digital Design Kungliga Tekniska Högskolan Tentamen i Digital Design Kursnummer : Kursansvarig: 2B56 :e fo ingenjör Lars Hellberg tel 79 7795 Datum: 27-5-25 Tid: Kl 4. - 9. Tentamen rättad 27-6-5 Klagotiden utgår: 27-6-29

Läs mer

Tentamen i EDA320 Digitalteknik för D2

Tentamen i EDA320 Digitalteknik för D2 CHALMERS TEKNISKA HÖGSKOLA Institutionen för datorteknik Tentamen i EDA320 Digitalteknik för D2 Tentamenstid: onsdagen den 2 mars 997 kl 4.5-8.5. Sal: vv Examinator: Peter Dahlgren Tel. expedition 03-772677.

Läs mer

Lösningsföslag till Exempel på tentamensuppgifter i Digitalteknik I

Lösningsföslag till Exempel på tentamensuppgifter i Digitalteknik I Lösningsföslag till Exempel på tentamensuppgifter i Digitalteknik I Flervalsfrågor. A 2. C 3. B 4. D 5. A 6. B 7. C 8. D 9. C 0. B. B 2. C 3. A 4. C 5. A Problemuppgifter. Uttryckt i decimal form: A=28+32+8

Läs mer

Switch. En switch har två lägen. Sluten/Till (Closed/On) Öppen/Från (Open/Off) Sluten. Öppen. Symbol. William Sandqvist

Switch. En switch har två lägen. Sluten/Till (Closed/On) Öppen/Från (Open/Off) Sluten. Öppen. Symbol. William Sandqvist Switch En switch har två lägen Sluten/Till (Closed/On) Öppen/Från (Open/Off) Sluten Öppen = = Symbol S Implementering av logiska funktioner Switchen kan användas för att implentera logiska funktioner Power

Läs mer

Tenta i Digitalteknik

Tenta i Digitalteknik Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2012-12-17 Skrivtid 9.00-14.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna hjälpmedel

Läs mer

Tentamen med lösningar i IE Digital Design Fredag 15/

Tentamen med lösningar i IE Digital Design Fredag 15/ Tentamen med lösningar i IE4-5 Digital Design Fredag 5/ 6 4.-8. Allmän information (TCOMK, Ask for an english version of this exam if needed Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandvist

Läs mer

Laboration D151. Kombinatoriska kretsar, HCMOS. Namn: Datum: Epostadr: Kurs:

Laboration D151. Kombinatoriska kretsar, HCMOS. Namn: Datum: Epostadr: Kurs: UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Christer Ardlin/Lars Wållberg/ Håkan Joëlson 2000-01-28 v 2.3 ELEKTRONIK Digitalteknik Laboration D151 Kombinatoriska kretsar, HCMOS Namn:

Läs mer

Chalmers Tekniska Högskola Institutionen för Data- och Informationsteknik. EDA 321 Digitalteknik syntes Laboration 1 - VHDL

Chalmers Tekniska Högskola Institutionen för Data- och Informationsteknik. EDA 321 Digitalteknik syntes Laboration 1 - VHDL Chalmers Tekniska Högskola Institutionen för Data- och Informationsteknik EDA 321 Digitalteknik syntes 2011-2012 Laboration 1 - VHDL 1. EDA-verktyg 2. QuestaSim 3. Kombinatoriska nät 4. Sekvensnät Namn

Läs mer

DIGITALTEKNIK. Laboration D161. Kombinatoriska kretsar och nät

DIGITALTEKNIK. Laboration D161. Kombinatoriska kretsar och nät UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik jörne Lindberg/Håkan Joëlson 2003-09-15 v 2.2 DIGITALTEKNIK Laboration D161 Kombinatoriska kretsar och nät Innehåll Uppgift 1...Grundläggande

Läs mer

Tentamen IE Digital Design Fredag 13/

Tentamen IE Digital Design Fredag 13/ Tentamen IE204-5 Digital Design Fredag / 207 08.00-2.00 Allmän information ( TCOMK, Ask for an english version of this exam if needed ) Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist

Läs mer

VHDL testbänk. Mall-programmets funktion. Låset öppnas när tangenten 1 trycks ned och sedan släpps. William Sandqvist

VHDL testbänk. Mall-programmets funktion. Låset öppnas när tangenten 1 trycks ned och sedan släpps. William Sandqvist VHDL testbänk Mall-programmets funktion Låset öppnas när tangenten 1 trycks ned och sedan släpps. Keypad och Statecounter Bra val av datatyper gör koden självförklarande! K: in std_logic_vector(1 to 3);

Läs mer

Programmerbar logik och VHDL. Föreläsning 1

Programmerbar logik och VHDL. Föreläsning 1 Programmerbar logik och VHDL Föreläsning 1 Programmerbar logik och VHDL Programmerbar logik VHDL intro Upplägg, litteratur, examination Programmerbara kretsar Mikroprocessor Fix hårdvara som kan utföra

Läs mer

LABORATIONSINSTRUKTION LABORATION

LABORATIONSINSTRUKTION LABORATION Högskolan Dalarna Elektroteknik LABORATION LABORATIONSINSTRUKTION Sekvensnät med VHDL KURS Digitalteknik LAB NR Ver9 5 INNEHÅLL. Kaskadkopplad räknare 2. Elektronisk tärning NAMN KOMMENTARER PROGRAM/KURS

Läs mer

std_logic & std_logic_vector

std_logic & std_logic_vector VHDL VHDL - Very high speed integrated circuit Hardware Description Language VHDL är ett komplext språk, avsett för att beskriva digitala system på olika abstraktionsnivåer (beteende- och strukturmässigt).

Läs mer

Sekvensnät. William Sandqvist

Sekvensnät. William Sandqvist Sekvensnät Om en och samma insignal kan ge upphov till olika utsignal, är logiknätet ett sekvensnät. Det måste då ha ett inre minne som gör att utsignalen påverkas av både nuvarande och föregående insignaler!

Läs mer

DIGITALTEKNIK. Laboration D173. Grundläggande digital logik

DIGITALTEKNIK. Laboration D173. Grundläggande digital logik UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Håkan Joëlson 2007-11-19 v 1.1 DIGITALTEKNIK Laboration D173 Grundläggande digital logik Innehåll Mål. Material.... Uppgift 1...Sanningstabell

Läs mer

Moment 2 - Digital elektronik. Föreläsning 1 Binära tal och logiska grindar

Moment 2 - Digital elektronik. Föreläsning 1 Binära tal och logiska grindar Moment 2 - Digital elektronik Föreläsning 1 Binära tal och logiska grindar Jan Thim 1 F1: Binära tal och logiska grindar Innehåll: Introduktion Talsystem och koder Räkna binärt Logiska grindar Boolesk

Läs mer

Översikt, kursinnehåll

Översikt, kursinnehåll Översikt, kursinnehåll Specifikation av digitala funktioner och system Digitala byggelement Kombinatoriska system Digital Aritmetik Synkrona system och tillståndsmaskiner Asynkrona system och tillståndsmaskiner

Läs mer

IE1205 Digital Design: F7 : Kombinatorik

IE1205 Digital Design: F7 : Kombinatorik IE25 Digital Design: F7 : Kombinatorik PLD (te. PAL) Programmable Logic Device (Programmable Array Logic) Typiskt 8 st logikelement Teknik: AND-OR array CPLD (te. MAX) Comple Programmable Logic Device

Läs mer

Digitala elektroniksystem

Digitala elektroniksystem Digitala elektroniksystem Professor Per Larsson-Edefors perla@chalmers.se Digital- och datorteknik, 081126, Per Larsson-Edefors Sida 1 Konstruktionsalternativ Kretskort med diskreta standardkomponenter

Läs mer

TSIU05 Digitalteknik. LAB1 Kombinatorik LAB2 Sekvensnät LAB3 System

TSIU05 Digitalteknik. LAB1 Kombinatorik LAB2 Sekvensnät LAB3 System 1 TSIU05 Digitalteknik LAB1 Kombinatorik LAB2 Sekvensnät LAB3 System Sammanställning september 2013 Läs detta först Läs igenom hela laborationen så du vet vad du skall göra på laborationspasset. Hela

Läs mer

PLD (tex. PAL) Typiskt 8 st logikelement Teknik: AND-OR array. William Sandqvist

PLD (tex. PAL) Typiskt 8 st logikelement Teknik: AND-OR array. William Sandqvist PLD (tex. PAL) Typiskt 8 st logikelement Teknik: AND-OR array CPLD (tex. MAX) Typiskt 64 Macroceller Teknik: AND-OR array ( större MAX har MUX-tree teknik ) Grindar med många ingångar? VA CMOS NAND VDD

Läs mer

F5 Introduktion till digitalteknik

F5 Introduktion till digitalteknik Exklusiv eller XOR F5 Introduktion till digitalteknik EDAA05 Roger Henriksson Jonas Wisbrant På övning 2 stötte ni på uttrycket x = (a b) ( a b) som kan utläsas antingen a eller b, men inte både a och

Läs mer

Digital- och datorteknik

Digital- och datorteknik Dessa sidor innehåller ett antal typ-prov som delas ut vid laborationerna. Syfte med dessa prov är att du skall känna att du hänger med på kursen att vi som godkänner dig på laborationsmomenten ser att

Läs mer

Tentamen i Digitalteknik, EIT020

Tentamen i Digitalteknik, EIT020 Elektro- och informationsteknik Tentamen i Digitalteknik, EIT020 4 april 2013, kl 14-19 Skriv namn och årskurs på alla papper. Börja en ny lösning på ett nytt papper. Använd bara en sida av pappret. Lösningarna

Läs mer

KOMBINATORISKA FUNKTIONER...1

KOMBINATORISKA FUNKTIONER...1 UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Lars Wållberg Håkan Joëlson 2002-10-10 v 1.4 Elektronik DIGITALTEKNIK Grunderna i VHDL Innehåll Inledning...1 KOMBINATORISKA FUNKTIONER...1

Läs mer

Grundläggande digitalteknik

Grundläggande digitalteknik Grundläggande digitalteknik Jan Carlsson Inledning I den verkliga världen vet vi att vi kan få vilka värden som helst när vi mäter på något. En varm sommardag visar termometern kanske 6, 7 C. Men när det

Läs mer

Digital och Datorteknik

Digital och Datorteknik Digital och Datorteknik Dig o Dat = DoD LEU43 LP-LP2 Mekatronik Digital och Datorteknik OH LV Kursens mål: Fatta hur en dator är uppbyggd (HDW) Fatta hur du du programmerar den (SW) Fatta hur HDW o SW

Läs mer

IE1205 Digital Design: F11: Programmerbar Logik, VHDL för Sekvensnät

IE1205 Digital Design: F11: Programmerbar Logik, VHDL för Sekvensnät IE1205 Digital Design: F11: Programmerbar Logik, VHDL för Sekvensnät Programmable Logic Devices Under 1970-talet introducerades programmerbara logiska kretsar som betecknas programmable logic device (PLD)

Läs mer

DIGITAL ELEKTRONIK. Laboration DE3 VHDL 1. Namn... Personnummer... Epost-adress... Datum för inlämning...

DIGITAL ELEKTRONIK. Laboration DE3 VHDL 1. Namn... Personnummer... Epost-adress... Datum för inlämning... UMEÅ UNIVERSITET Tillämpad fysik och elektronik 2014 John Berge et al. DIGITAL ELEKTRONIK Laboration DE3 VHDL 1 Namn... Personnummer... Epost-adress... Datum för inlämning... Introduktion Syftet med denna

Läs mer

IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare

IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare Sekvensiella System a(t) f(a(t)) Ett sekvensiellt system har ett inbyggt minne - utsignalen beror därför BÅDE av insignalens NUVARANDE

Läs mer

DIGITALTEKNIK. Laboration D164. Logiska funktioner med mikroprocessor Kombinatoriska funktioner med PIC16F84 Sekvensfunktioner med PIC16F84

DIGITALTEKNIK. Laboration D164. Logiska funktioner med mikroprocessor Kombinatoriska funktioner med PIC16F84 Sekvensfunktioner med PIC16F84 UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Björne Lindberg Håkan Joëlson 2007-11-22 v 2.3 DIGITALTEKNIK Laboration D164 Logiska funktioner med mikroprocessor Kombinatoriska funktioner

Läs mer

Laborationshandledning

Laborationshandledning Laborationshandledning Utbildning: ED Ämne: TNE094 Digitalteknik och konstruktion Laborationens nummer och titel: Nr 3 Kombinatoriska nät Laborant: E-mail: Medlaboranters namn: Handledarens namn: Kommentarer

Läs mer

Laboration D184. ELEKTRONIK Digitalteknik. Sekvensnät beskrivna med VHDL och realiserade med PLD

Laboration D184. ELEKTRONIK Digitalteknik. Sekvensnät beskrivna med VHDL och realiserade med PLD UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Lars Wållberg/Dan Weinehall/ Håkan Joëlson 2010-05-06 v 1.7 ELEKTRONIK Digitalteknik Laboration D184 Sekvensnät beskrivna med VHDL och realiserade

Läs mer

ÖH kod. ( en variant av koden används i dag till butikernas streck-kod ) William Sandqvist

ÖH kod. ( en variant av koden används i dag till butikernas streck-kod ) William Sandqvist ÖH 8.4 7-4-2-1 kod Kodomvandlare 7-4-2-1-kod till BCD-kod. Vid kodning av siffrorna 0 9 användes förr ibland en kod med vikterna 7-4-2-1 i stället för den binära kodens vikter 8-4-2-1. I de fall då en

Läs mer

IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare

IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare IE1205 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska

Läs mer

Tentamen i TTIT07 Diskreta Strukturer

Tentamen i TTIT07 Diskreta Strukturer Tentamen i TTIT07 Diskreta Strukturer 2004-10-28, kl 8 13, TER1 och TERC Inga hjälpmedel är tillåtna Kom ihåg att svaren på samtliga uppgifter måste MOTIVERAS, och att motiveringarna skall vara uppställda

Läs mer

Funktionella beroenden - teori

Funktionella beroenden - teori Relationell databasdesign, FB Teori 7-12 Funktionella beroenden - teori Vid utformning av databassystem är det av största vikt att man kan resonera systematiskt om funktionella beroenden bl.a. för att

Läs mer

Digital Design IE1204

Digital Design IE1204 Digital Design IE204 Kursomgång för Högskoleingenjörsinriktningarna: Datateknik, Elektronik och Datorteknik. Kandidatinriktningen: Informations- och Kommunikationsteknik F3 Asynkrona sekvensnät del 2 william@kth.se

Läs mer

Digital Design IE1204

Digital Design IE1204 Digital Design IE1204 F8 Vippor och låskretsar, räknare william@kth.se IE1204 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska

Läs mer

Flödesschema som visar hur man använder Quartus II.

Flödesschema som visar hur man använder Quartus II. Flödesschema som visar hur man använder Quartus II. För att det skall bli lite enklare använder jag följande exempel: ut1

Läs mer

Repetition delay-element

Repetition delay-element Repetition delay-element Synkront sekvensnät Klockad vippa Asynkront sekvensnät ett konstgrepp: Delay-element Andra beteckningar: Y och y Gyllene regeln Endast EN signal åt gången ändras Exitationstabell

Läs mer

Laboration 6. A/D- och D/A-omvandling. Lunds universitet / Fakultet / Institution / Enhet / Dokument / Datum

Laboration 6. A/D- och D/A-omvandling. Lunds universitet / Fakultet / Institution / Enhet / Dokument / Datum Laboration 6 A/D- och D/A-omvandling A/D-omvandlare Digitala Utgång V fs 3R/2 Analog Sample R R D E C O D E R P/S Skiftregister R/2 2 N-1 Komparatorer Digital elektronik Halvledare, Logiska grindar Digital

Läs mer

Försättsblad till skriftlig tentamen vid Linköpings Universitet

Försättsblad till skriftlig tentamen vid Linköpings Universitet Försättsblad till skriftlig tentamen vid Linköpings Universitet Datum för tentamen 03-05-3 Salar U, KÅRA, U3 Tid -8 Kurskod TSEA Provkod TEN Kursnamn Digitalteknik Institution ISY Antal uppgifter som ingår

Läs mer

Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D

Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D Lars-Erik Cederlöf Per Liljas Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D1 2001-05-28 Tentamen omfattar 40 poäng, 2 poäng för varje uppgift. 20 poäng ger godkänd tentamen. Tillåtet

Läs mer

DIGITALTEKNIK I. Laboration DE2. Sekvensnät och sekvenskretsar

DIGITALTEKNIK I. Laboration DE2. Sekvensnät och sekvenskretsar UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Håkan Joëlson, John Berge 203 DIGITALTEKNIK I Laboration DE2 Sekvensnät och sekvenskretsar Namn... Personnummer... Epost-adress... Datum för

Läs mer

Uppföljning av diagnostiskt prov HT-2016

Uppföljning av diagnostiskt prov HT-2016 Uppföljning av diagnostiskt prov HT-0 Avsnitt Ungefärligen motsvarande uppgifter på diagnosen. Räknefärdighet. Algebra, ekvationer, 8 0. Koordinatsystem, räta linjer 8 0. Funktionerna ln och e.. Trigonometri

Läs mer

Digitalteknik F4. NOR-labben. Digitalteknik F1b bild 1

Digitalteknik F4. NOR-labben. Digitalteknik F1b bild 1 Digitalteknik F4 NOR-labben Digitalteknik F1b bild 1 Att implementera en funktion Utgångsläge: En funktion: A B C ƒ 0 0 0 0 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 0 ƒ(abc) = A BC + A BC

Läs mer

DIGITALA TAL OCH BOOLESK ALGEBRA

DIGITALA TAL OCH BOOLESK ALGEBRA DIGITALA TAL OCH BOOLESK ALGEBRA Innehåll Talsystem och koder Aritmetik för inära tal Grundläggande logiska operationer Logiska grindar Definitioner i Boolesk algera Räknelagar BINÄRA TALSYSTEMET Binärt

Läs mer

Talrepresentation. Heltal, positiva heltal (eng. integers)

Talrepresentation. Heltal, positiva heltal (eng. integers) Talrepresentation Ett tal kan representeras binärt på många sätt. De vanligaste taltyperna som skall representeras är: Heltal, positiva heltal (eng. integers) ett-komplementet, två-komplementet, sign-magnitude

Läs mer

Digitalteknik 7.5 hp distans: 5.1 Generella sekvenskretsar 5.1.1

Digitalteknik 7.5 hp distans: 5.1 Generella sekvenskretsar 5.1.1 Digitalteknik 7.5 hp distans: 5.1 Generella sekvenskretsar 5.1.1 Från Wikipedia: Sekvensnät Ett sekvensnäts utgångsvärde beror inte bara på indata, utan även i vilken ordning datan kommer (dess sekvens).

Läs mer

Transistorn en omkopplare utan rörliga delar

Transistorn en omkopplare utan rörliga delar Transistorn en omkopplare utan rörliga delar Gate Source Drain Principskiss för SiGe transistor (KTH) Varför CMOS? CMOS-Transistorer är enkla att tillverka CMOS-Transistorer är gjorda av vanlig sand =>

Läs mer

Digital Design IE1204

Digital Design IE1204 Digital Design IE204 F9 Tillståndsautomater del william@kth.se IE204 Digital Design F F3 F2 F4 Ö Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK LAB Kombinatoriska kretsar F7

Läs mer

Digital Design IE1204

Digital Design IE1204 Digital Design IE1204 Kursomgång för IT, (ME), och IT-Kandidat, Kista. F11 Programmerbar logik VHDL för sekvensnät william@kth.se IE1204 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi,

Läs mer

Institutionen för systemteknik, ISY, LiTH. Tentamen i. Tid: kl

Institutionen för systemteknik, ISY, LiTH. Tentamen i. Tid: kl Institutionen för systemteknik, ISY, LiTH Tentamen i Digitalteknik TSIU05/TEN1 Tid: 2016 10 26 kl. 14 18 Lokal : TER3 TER4 Ansvarig lärare: Michael Josefsson. Besöker lokalen kl 16. Tel.: 013-28 12 64

Läs mer

Digital Design IE1204

Digital Design IE1204 Digital Design IE204 F3 Asynkrona sekvensnät del 2 william@kth.se IE204 Digital Design F F3 F2 F4 Ö Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK LAB Kombinatoriska kretsar

Läs mer

F5 Introduktion till digitalteknik

F5 Introduktion till digitalteknik George Boole och paraplyet F5 Introduktion till digitalteknik EDAA05 Roger Henriksson Jonas Wisbrant p = b! (s " r) George Boole (1815-1864) Professor i Matematik, Queens College, Cork, Irland 2 Exklusiv

Läs mer

Laboration Kombinatoriska kretsar

Laboration Kombinatoriska kretsar Laboration Kombinatoriska kretsar Digital Design IE1204/5 Observera! För att få laborera måste Du ha: bokat en laborationstid i bokningssystemet (Daisy). löst ditt personliga web-häfte med förkunskapsuppgifter

Läs mer

Generering av analoga signaler från XSV300

Generering av analoga signaler från XSV300 Generering av analoga signaler från XSV300 Examensarbete utfört i elektroniksystem av David Kronqvist och Fredrick Carlsson LiTH-ISY-EX-ET-0224-2003 Linköping 2003 Generering av analoga signaler från XSV300

Läs mer

Digital Design IE1204

Digital Design IE1204 Digital Design IE1204 F5 Digital aritmetik I william@kth.se IE1204 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska kretsar

Läs mer

Digital- och datorteknik

Digital- och datorteknik Digital- och datorteknik Föreläsning #3 Biträdande professor Jan Jonsson Instittionen för data- och informationsteknik Chalmers tekniska högskola Från data till digitala byggblock: Krsens inledande föreläsningarna

Läs mer