Övningsuppgifter i EDA351 Kretselektronik

Övningsuppgifter i EDA35 Kretselektronik Per LarssonEdefors Chalmers Tekniska Högskola Repetition: Uppgift R: Man lägger en varierande spänning över en diod och observerar strömmen som går genom dioden. Man får då en tabell som ser ut så här: a) Vad är DCresistansen, när spänningen över dioden är 0,6 V b) Vad är ACresistansen, när spänningen över dioden går från 0,6 V till 0,63 V? c) Vad är ACresistansen i punkten 0,6 V? I (ma) V (V),04 0,56,54 0,57 7,33 0,6 0,8 0,6 5,9 0,63 5, 0,66 75,3 0,67 För dioden gäller I = V I V th 0 e. V th är 0,06 V i rumstemperatur, vilket är fallet här. Uppgift R: Det går en likström genom vidstående rumstempererade diod, för vilken följande villkor är uppfyllda: Resistansen som lagts i serie med dioden är på 5 kω. Strömmen som skulle gå genom en backspänd sådan diod är 0 9 A. Dessutom är V DD = V. a) Finn spänningen i punkten A genom en grafisk metod. b) Finn spänningen i punkten A genom en numerisk metod. Uppgift R3: Bestäm spänningen V A i kretsen till höger. V DD 0 V V DD A Läckströmmen I 0 (eller I S som Sedra&Smith kallar den) anges i kretsen med de två dioderna. Rumstemperatur råder och V DD är 0,8 V. I 0 = 0 na I 0 = 00 na V A Sida av 50

Uppgift R4: I kretsen till höger genererar spänningskällan V A en 0 MHz sinusvåg som saknar likspänningskomponenter. V A s toppvärde ligger på 0 V, resistansen är på kω, medan kapacitansen är på 0 pf. Bestäm strömmen i. V A ~ i Analoga kretsar: Uppgift A: Detta är en uppgift som definieras (med figur och allt) under föreläsningen på förstärkarsteg, återkoppling och kaskadkoppling: Man vill bygga en förstärkare för >50MHz bandbredd och 00 gångers förstärkning. Det enda tillgängliga byggblocket är ett grundförstärkarsteg med A v0 = 00, men bara ω 3dB = 0 MHz! Man bygger alltså sin förstärkare genom att kaskadkoppla två steg som vart och ett har en återkoppling, som är likadan för de två stegen. a) Om vi antar att återkopplingen görs så att endast signalamplituden påverkas (d.v.s. återkopplingen förskjuter inte fasen alls), vilken multiplikativ faktor ska man använda sig av för att de enskilda grundförstärkarsteg vart och ett ska få en förstärkning som är en tiondel av A v0 och en övre gränsfrekvens som är 0 gånger så stor som ω 3dB? b) Vad blir övre gränsfrekvensen för förstärkaren som består av de två återkopplade grundförstärkarsteg som vart och ett har den multiplikativa faktorn från uppgift a)? Uppgift A: I ett GemensamSource steg kan man ansluta en resistans mellan source och jord denna kallas ofta R S. Ge kortfattat den principiella förklaringen till varför detta extra motstånd förbättrar linjäriteten hos förstärkarsteget! R S Sida av 50

Uppgift A3: Figuren nedan till vänster föreställer en förenklad överföringsfunktion för förhållandet mellan ingångsoch utgångsspänningen i kretsen nedan till höger: 6 5 4 3 a) I vilket avsnitt av överföringsfunktionen ska man helst förlägga förstärkningen? Svara genom att ange ett intervall på V in och/eller, eller rita av funktionen och markera i denna. b) Vad är spänningsförstärkningen inom funktionsavsnittet som valdes ut i uppgift a)? c) Vilket avsnitt av överföringsfunktionen motsvarar MOStransistorns linjära operationsområde? d) Vad är tröskelspänningen på MOStransistorn? e) Vilket är värdet på resistansen R? 3 4 5 6 V in V in = 0,576 V då V in = 6 V V DD = 6 V R W/L = 3 µ n (NMOS) = 450 cm /Vs µ p (PMOS) = 50 cm /Vs C ox = ff/µm Uppgift A4: I förstärkarsteget till höger används en diodkopplad PMOStransistor som lastresistans. Transistorerna är från senare tids tillverkningsprocesser, säg 30nm generationen där matningspänningen är, V och tröskelspänningarna är 0,5 V resp. 0,5 V, och uppvisar därför betydande läckageströmmar. Man kan approximera strömmen genom den aktuella NMOStransistorn när V GS = 0 V som 0 I DS 3 0 e 0,078V DS V th e, där V th är termiska spänningen. V in V DD För strömmen genom den diodkopplade PMOStransistorn kan man använda sig av att gäller för (, V SD ), 8,05V th,05v th I SD 8 0 e e 0 V SD 0, V Bestäm den högsta spänning som kan anta. Sida 3 av 50

Uppgift A5: I figuren till höger återfinns ett ekvivalent schema över ett förstärkarsteg, där R = kω. En småsignal, v in, förstärks med faktorn p (= ma/v) och yttrar sig som en ström skapad i strömgeneratorn. I strömgeneratorn genereras också likströmmen I B (= ma) som representerar den konstanta ström i arbetspunkten som man valt. På utgången av steget återfinns utspänningen. Denna spänning är en summa av likspänningen på utgången, som skapats vid valet av arbetspunkt, samt den spänning som resulterar från förstärkarmekanismen. a) Rita spänningen som funktion av tiden t, när vi har en insignal v in som den i figuren till höger. Signalerna antas röra sig tillräckligt långsamt för att vi ska kunna strunta i de parasitiska kapacitanser som kan finnas i kretsen. b) Rita ett småsignalsschema där utsignalen v ut är tydligt markerad. c) Rita spänningen v ut som funktion av tiden t, när vi har en insignal v in som den i figuren till höger. 0 mv 0 mv v in V DD = 3 V I B p v in R T t Uppgift A6: Vidstående förstärkarsteg belastas med en mycket hög impedans. V DD a) Rita ett småsignalsschema som representerar förstärkarssteget. b) Ta fram ett uttryck för spänningsförstärkningen för småsignaler i förstärkarsteget, givet att NMOStransistorn är i sitt mättade område. Uppgift A7: Du skall dimensionera resistanserna R D och R S i kretsen till höger så att det flyter en likström på 0,5 ma från V DD (som är 5 V) till jord. I punkten kommer en högimpediv spänningsprob anbringas och denna skall vid korrekt dimensionering uppmäta 3 V. Använd följande transistorparametrar: µc ox = 0 µa/v, W = 00 µm, L = µm, samt V T =,5 V, och försumma bodyeffekten. V in R D V in = 3 V R S Uppgift A8: Vi ska konstruera en förstärkare, baserat på steget till höger där vi använder en diodkopplad PMOStransistor som lastresistans. Genom specifikationen vi fått i handen vet vi att arbetspunkten för inspänningen definitivt begränsas till följande intervall 0,8 V V in 3,8 V. Dessutom läser vi oss till att V DD = 5 V samt att V TNMOS, = V T, PMOS = 0,7 V. V in V DD Sida 4 av 50

Tack och lov fick vi också från våra kollegor en graf som visar IV karakteristiken för såväl den diodkopplade PMOStransistorn som NMOStransistorn se figuren till höger. En större version av denna IV karakteristik finns på nästa sida, och det är här viktigt att notera att. (i V) anges på xaxeln, och I D (i A) på yaxeln,. karakteristiken för NMOS:en anges i heldragna linjer, medan karakteristiken för PMOS:en anges med en streckad linje, samt 3. för NMOSkarakteristiken varierar V in inom intervallet 0,8 V V in 3,8 V, med spänningsinkrementen V in = 0, V. För att kunna bestämma en lämplig placering av arbetspunkten har vi blivit uppmanade att beskriva respektive transistors förstärkning i form av parametern transkonduktans. Man har vidare berättat att vi, i just detta fall, kan bortse från kanallängdsmodulationen. a) Anta en NMOStransistor: Uttryck transkonduktansen g m för det linjära respektive det mättade operationsområdet. Params (lin),5000m,0000m,5000m,0000m 500,0000u 0,0000,00 4,00 0,00 Voltage X (lin) (VOLTS) b) Vid vilket V in byter NMOStransistorn operationsområde, mellan linjärt och mättat? c) För NMOStransistorn, rita dess g m som funktion av V in. d) I kurvan från uppgift c), vid vilket V in är g m vid sitt maximum? Sida 5 av 50

,4000m,000m,0000m Params (lin) 800,0000u 600,0000u 400,0000u 00,0000u 0,0000,00 4,00 Voltage X (lin) (VOLTS) Sida 6 av 50

Uppgift A9: a) Bestäm bredden W på transistorn i förstärkarsteget till höger så att utgångsspänningen svänger kring den spänning vid vilken ingångsspänningen V in s arbetspunkt är belägen. V DD b) Om en lastkapacitans på 30 ff placeras på utgången på förstärkarsteget till höger, hur många grader kommer utgången att fasförskjutas jämfört med en ingångssignal som håller frekvensen 00 MHz? Använd följande transistorparametrar: µc ox = 00 µa/v, L = µm, samt V T = 0,7 V. Du får försumma kanallängdsmodulation. Transistorkapacitanser kan bortses från. Inspänningen V in som används är en perfekt sinusvåg som svänger symmetriskt mellan, och,3 V. Slutligen, V DD är satt till V medan lastresistansens värde är 5 kω. Digitala kretsar: V in Uppgift D: När man arbetar med CMOSgrindar för digitala ändamål är uppenbarligen fördröjningen mycket viktig. Under föreläsningarna har vi främst studerat en enkel inverterare, eftersom den illustrerar alla viktiga prestandaaspekter på ett tydligt sätt. När man ska bygga ett riktigt digitalt system måste vi dock jobba med lite mer avancerade grindar. Nu är väl inte NANDgrinden den mest komplicerade CMOSgrinden som finns, men den kan ju ge lite realism åt problematiken att hitta fördröjningen. a) Formulera en funktion för värsta möjliga fördröjning för en fallande utgång hos en NANDgrind byggd i standard CMOSteknik, där båda ingångarna drivs med ideala stigande flanker. Utnyttja definitionerna och antagandena som ges nedan. I en NANDgrind mäter vi fördröjningen (för fallande utgång) från det tillfälle när den ingång som stiger senast av de två, stiger förbi 50% av matningsspänningen, till det tillfälle när utgången faller under 50% av matningsspänningen. Vi gör ett antal antaganden: i) Anta att bredderna hos de två (lika stora) NMOStransistorerna kan omvandlas till en s.k. ekvivalent bredd, som därefter kan användas i ett uttryck för en inverterares fördröjning. ii) För uttrycket för en inverterarens fördröjning antar vi att utgångens logiska :a ska laddas ur till dess att utgången nått 50% av matningsspänningen. iii) För att kunna räkna på den ström som ska forsla bort laddningen på utgången kan vi för enkelhets skull anta att alla ingående transistorer under den aktuella delen av signalomslaget befinner sig i sina mättade områden. iv) Vi bortser från alla parasitiska kapacitanser inuti NANDgrinden vi har alltså endast att ta hänsyn till den belastande kapacitansen C L. v) Slutligen, antag att tröskelspänningen är en femtedel av matningsspänningen. b) Vilket värde för värsta möjliga fördröjning för en fallande utgång får vi i uttrycket i uppgift a)? Vi har följande parametrar för MOStransistorerna i NANDgrinden: L = µm, W n = µm, W p = µm, µ n C ox = 50 µa/v, µ p C ox = 0 µa/v, V Tn = V, V Tp = V samt C L = 30 ff? Dessutom har vi att V DD = 5 V. Sida 7 av 50

c) Låt oss försöka formulera den värsta möjliga fördröjningen för en fallande utgång hos en NANDgrind på ett annat sätt. Vi kan se NMOSnätet som ansvarigt för att driva en utsignal, som från början ligger vid V DD, till 0 V. Då kan man modellera NMOStransistorerna som resistanser i en RClänk som laddar ur utgången. Vi gör ett antal antaganden även här: i) Vi behöver inte bry oss om parasitiska kapacitanser, utan kan koncentrera oss på C L. ii) Antag att NMOStransistorerna är i sina linjära områden, och att V DS över en NMOS är litet. iii) Slutligen, antag att tröskelspänningen är en femtedel av matningsspänningen. Formulera ett uttryck för fördröjningen för RClänken, genom att sätta fördröjningen = tidskonstanten τ (= RC). d) Vilket värde för värsta möjliga fördröjning för en fallande utgång får vi i uttrycket i uppgift c), om vi har samma parametrar som i uppgift b)? Uppgift D: a) Förklara principen bakom att använda sig av breddjustering ( sizing ) på transistorer i logiska grindar för att justera stig och falltider. b) Tillse att den logiska grinden till höger uppfyller kravet på lika stigoch falltider, genom att finna lämpliga transistorbredder W p för de två PMOStransistorerna. Vad gäller mobiliteter har vi µ n = 450 cm /Vs samt µ p = 50 cm /Vs, W n = 4 µm W n = 4 µm Uppgift D3: Vidstående krets, med en 50 µm bred och µm lång PMOStransistor, kommer vid t = 0 att uppleva att insignalen V in slår abrupt från 0 V till 0 V. Utgången på kretsen är vid t = 0 belägen på 0 V, d.v.s. den belastande kapacitansen C L på pf är tom på laddning. Vi vet att PMOS:en har följande egenskaper: V T = V samt µc ox = 50 µa/v. Antag vidare att vi kan bortse från alla parasitiska kapacitanser inuti PMOS:en. V in C L 0V d C dt a) Exakt hur lång tid förlöper innan når V, om kanallängdsmodulationen λ = 0 V? b) Exakt hur lång tid förlöper innan når V, om kanallängdsmodulationen λ = 0,05 V? Sida 8 av 50

Uppgift D4: Ett metodalternativ för att räkna på fördröjning genom en CMOSgrind bygger på begreppet ONresistans. a) Ange ett allmängiltigt uttryck för fördröjningen för en CMOSinverterare, som slår om sin utgång från till 0, genom att använda begreppet ONresistans. b) Vi har lyckats komma över en utskrift av IV karakteristiken (vid V GS = V DD ) för NMOStransistorn (nedan), som används i den CMOSinverterare som är föremål för vårt intresse. Bestäm värdet på ONresistansen. nmostransistors idvds karakteristik f r vgs=5v,4000m,000m,0000m,8000m,6000m,4000m Params (lin),000m,0000m 800,0000u 600,0000u 400,0000u 00,0000u 0,0000 0,00,00 4,00 Voltage X (lin) (VOLTS) c) Under förutsättning att du gjort rätt på uppgift a); är den fördröjning man erhåller från uppgift a) en överskattning eller en underskattning av den verkliga grindfördröjningen? Givetvis krävs en motivering till ditt val. Uppgift D5: Till höger syns en grind (inverterare) av pseudonmostyp. Två viktiga egenskaper som har med grindens brusmarginal att göra är spänningsnivåerna på den logiska utgången respektive omslagspunkt för grinden, och du ska räkna fram båda i denna uppgift. Vad gäller transistorerna har NMOS:en följande egenskaper: W/L = 0, µc ox = 0 µa/v, V T = 0,7 V, λ = 0 V, V in Sida 9 av 50

medan PMOS:en har följande: W/L =, µc ox = 50 µa/v, V T = 0,7 V, λ = 0 V. Matningsspänningen är V DD = 3,3 V. Eftersom PMOStransistorn, med sin jordade gateterminal, alltid är påkopplad kommer utspänningen som representerar en logisk nolla inte riktigt att nå ned till 0 V. Detta, för pseudonmos (ö)kända tillkortakommande, påverkar brusmarginalen, genom att den dåliga logiska nollan ut från grinden lättare blir förstörd än en logisk nolla från t.ex. en CMOSinverterare vars nolla verkligen är 0 V. a) För en logisk etta på ingången, d.v.s. V in = 3,3 V, bestäm. Begreppet omslagspunkt (V TRIP ) torde vara bekant från föreläsningarna och SPICEövningarna: det är den inspänning V in som ger upphov till = V DD /. Därmed motsvarar V TRIP den inspänning som ger upphov till ett omslag av grindens logiska utgång. b) Bestäm omslagspunkten V TRIP. Ledningar i digitala system: Uppgift L: Att skicka signaler som innehåller endast ett steg, så att spänningen går från logiskt 0 till logiskt är ju ett ganska akademiskt exempel. I verkligheten är ju en puls mycket mer vanligt förekommande så låt oss räkna på en sådan. Låt oss studera en perfekt fyrkantspuls, med V i amplitud och 00 ps i bredd, som färdas över en förlustfri transmissionsledning med ett löptid (t d ) på 400 ps (löptiden = tiden det tar för pulsen att färdas till belastningen vid änden av ledningen). Vid t = 0 sänds alltså pulsen iväg från källan, genom att stiga från 0 V till V. Vi vet att källans inre impedans är Z S = 900 Ω, att Z 0 är 00 Ω samt att belastningens impedans är Z L = 5 Ω. a) För tidsperioden t = 0 till t =,4 ns, rita ett rumtid diagram för signalerna V S respektive V L. b) För tidsperioden t = 0 till t = ns, rita signalernas spänningar som funktion av tiden t, för såväl V S som V L. Z S V S Z 0 V L Z L Uppgift L: Härled reflektionskoefficienten Γ för ledningen nedan! in Ledningens karakteristiska impedans är Z 0 Z L Sida 0 av 50

Uppgift L3: Hur lång tid tar det innan ledningen nedan svängt in till ett stabilt tillstånd (steadystate)? Ange tiden i antal löptider (td) en () td är alltså tiden det tar för signalen att ta sig från källan till dioden, alternativt från dioden till källan. Vi kan anta att ett stabilt tillstånd har inträtt när spänning och ström når inom 0% av sina respektive exakta steadystate värden (då T ). V in är ett steg på 0,7 V R s = 5 Ω Ledningens karakteristiska impedans är Z 0 = 50 Ω V 0,06 I = I 0 e där I 0 = 0 5 A Uppgift L4: a) En ledning med en viss resistans R, samt med kapacitanserna C s respektive C L på ömse sida om R, drivs av en ideal spänningsgenerator som slår om från 0 V till V (se figur till höger). Vad är fördröjningen, om vi räknar från tiden då spänningsgeneratorn slår om till dess att utsignalen har nått till 63% av sitt slutvärde? R C s C L b) Ledningen drivs av en steggenerator som har en inre resistans av R (se figur till höger). Vad är fördröjningen, om vi räknar från tiden då spänningsgeneratorn slår om till dess att utsignalen har nått till 63% av sitt slutvärde? R R C s C L Uppgift L5: a) Rita en lämplig elektrisk modell av ett segment av en transmissionsledning. b) En ledning som bär en digital signal kan modelleras som antingen en med distribuerade egenskaper eller en utan den senare kallas då lumpad. Ange det villkor, på för ledningen och signalen relevanta storheter, som används för ledningar inom digital konstruktion för att beskriva när ett distribuerat synsätt krävs. Uppgift L6: En längre ledning som har resistansen 000 Ω samt kapacitansen 5 pf drivs av en logisk grind. Vi modellerar för enkelhets skull grinden som en spänningsgenerator som kopplas i serie med en resistans på 500 Ω. Spänningsgeneratorn har följande egenskaper:. en omslagspunkt, d.v.s. den nivå som insignalen ska passera för att utgången ska slå om, som är belägen mitt emellan V DD och 0 V. en konstant, inneboende fördröjning, d.v.s. från det att omslagspunkten passerats till utgången slår om, som är 500 ps 3. en idealt stegformad utgångssignal, med stig och falltider identiska med 0 ps 500 Ω modell av logisk grind 000 Ω 4. en typisk högimpediv MOSFETingång, som uppvisar en försumbar kapacitiv last till det ledningssegment som driver grinden 5 pf Sida av 50

Vi blir nu satta att minimera den totala fördröjningen genom ledningen, räknad från det att insignalen till spänningsgeneratorn passerar 50% av V DD till det att utgången från ledningen passerar 50% av V DD. Vi vet att man kan reducera RCfördröjningen i ledningen genom att dela upp den i ett antal kortare segment, där varje segment drivs av en logisk grind som vi infogat. Vi antar att de logiska grindar som vi infogar kan modelleras med spänningsgeneratorn, som beskrevs ovan, i serie med en 500Ω resistans. Att det logiska värdet ut från ledningen kan råka bli inverterat, jämfört med ursprungskretsen, då vi lägger till grindar behöver vi inte bry oss om. Bestäm antalet segment som ledningen ska delas upp i för att man ska erhålla kortast total fördröjning. Uppgift L7: På en arbetsplats fanns ett projekt där en anställd, John Doe, misslyckades med en konstruktion som beskrivs i nedanstående figur. Så vad gick snett? Jo, vad man i efterhand lyckats få reda på är att den (numera f.d.) anställde använde de komponentvärden som anges i figuren, d.v.s. en transmissionsledning av LCtyp med den karakteristiska impedansen 50 Ω samt en terminerande impedans på 450 Ω. Inspänningen är alltså ett abrupt steg från 0 V till 00 V. Frågan man ännu idag ställer sig är vilket värde på källimpedansen R S som John använde sig av. En ledtråd var att man fann, på Johns arbetsbänk, två resistanser som är de enda han kan ha haft tillgång till: en resistans var på 60 Ω, medan den andra var på 75 Ω. a) Med tanke på att misslyckandet bestod i att John D fick ringningar i sin krets, där spänningsnivån på åtminstone en av V S och V L översteg 00 V, vilken impedans hade R S i Johns krets? R S I S I L V in är ett idealt steg från 0 till 00 V! V S Z 0 = 50 Ω V L R L = 450 Ω Löptiden (t d ) är den tid det tar för signalen att ta sig igenom transmissionsledningen ovan. b) För impedansen på R S du räknat fram i uppgift a), visa med hjälp av ett Bergerondiagram hur spänningsnivån på V S samt på V L varierar för 0 t 4 t d. c) En typisk lösning till telegrafekvationen för en LClänk är Acos( ω( t x v p )). Vad är löptiden t d om den totala kapacitansen i transmissionsledningen ovan är pf? Sida av 50

Uppgift L8: Kretsen i nedanstående figur visar en signalkälla V in som driver en signal mot sammanbindningspunkten A, där vi har en utgrening i två ledningar. Det är värt att notera att löptiden för samtliga tre ledningssegment är vardera t d, och att den karakteristiska impedansen dessutom är 50 Ω för samtliga segment. a) Vilken reflektionskoefficient i punkt A ser signalen som färdas från källan V in mot sammanbindningspunkten? b) Rita spänningarna V S, V L resp. V L, som funktion av tid inom perioden 0 t < 6 t d. V in är ett idealt steg från 0 till V R S = 50 Ω V S löptid = t d Z 0 = 50 Ω löptid = t d Z 0 = 50 Ω löptid = t d Z 0 = 50 Ω V L R L = 50 Ω punkt A V L R L Uppgift L9: Vi har en situation där en grind driver en cm lång förlustfri transmissionsledning, vilken har en total induktans på 0 nh och en total kapacitans på pf. Grinden i fråga är en CMOSinverterare, men för att slippa den ickelinjära I D V DS karakteristiken hos invertaren får vi lov att göra en approximation: Vi kan betrakta invertaren som en ideal spänningskälla i serie med en resistans på 00 Ω, där spänningskällan slår mellan 0 och 3 V (se figuren nedan). 00 Ω V A 3 V V A V S Z 0 V L t = 0 tid Under förutsättning att ledningen avslutas, till höger, med en mycket hög impedans, och att periodtiden för fyrkantvågen i V A är 400 ps, bestäm och rita upp V S (t) och V L (t) för 0 t < 800 ps. Löptiden för en signal som färdas i en LCledning kan skrivas som t d = Z 0 C. Sida 3 av 50

Designkontext: Uppgift K: Figuren nedan föreställer ett CommonSource MOS förstärkarsteg med resistiv last. Last samt resistansnät för placering av arbetspunkt har för enkelhets skull kombinerats i resistansen R L. En lämplig arbetspunkt har etablerats tack vare strömkällan I. Kapacitansen C antas vara mycket stor så att den oändliga impedansen i strömkällan kortslutes och transistorns source hamnar på jord i relation till en växelspänning: R s R L C Vut V in I a) Rita en ekvivalent krets som är lämplig för att bestämma denna förstärkares högfrekvensegenskaper. b) Genom att använda begreppet Millerkapacitans, bestäm övre gränsfrekvensen i kopplingen ovan. Uppgift K: Bestäm storleken på strömmen I i figuren nedan. W=µm L=µm I I W=8µm L=µm Uppgift K3: Vi har under kursens gång härlett småsignalsförstärkningen för en emitterföljare (source follower) med hänsyn tagen till bodyeffekten. För ett kretsschema över emitterföljaren, se figuren till höger. Härled småsignalsförstärkningen för kretsen till höger utgående från de tre förutsättningarna som ges nedan. Förutsättningarna är att du. ska använda dig av ett ekvivalent småsignalsschema i uträkningen. ska försumma bodyeffekten 3. ska försumma transistorkanalens differentiella resistans V in R Sida 4 av 50

Uppgift K4: I denna uppgift ska de fyra förstärkarstegen i figuren nedan studeras. Vi antar att V DD = 5 V, V Tn = 0,7 V och V Tp = 0,7 V. V DD V DD V DD V DD V B V in V in V in V in Steg Steg Steg 3 Steg 4 a) Bestäm för vart och ett av de fyra olika stegen respektive utspänning när V in = 0 V. Bodyeffekten för en NMOStransistor kan beskrivas som ett tillägg på tröskelspänningen motsvarande γ( φ F V SB φ F ) då V SB 0 För en NMOStransistor används typiskt följande parametrar: γ = 0,4 V /, och φ F = 0,7 V. I nedanstående figur visas resultaten för en simulering av de fyra olika förstärkarstegen. b) Para ihop stegen (,, 3, 4) i figuren ovan med graferna (A, B, C, D) i figuren nedan. Du ska motivera varje par! simulering av forstarkarsteg 5. 5 4.8 4.6 D 4.4 A 4. 4 3.8 3.6 B Voltages (lin) 3.4 3. 3.8.6.4..8.6.4 C. 800m 600m 400m 00m 0 Voltage X (lin) (VOLTS) V in ges på xaxeln, medan ges på yaxeln. 0 3 4 5 Sida 5 av 50

Uppgift K5: Ett CommonSource steg bestående av N och R hade krav på ganska hög förstärkning, men när det belastades med en lågohmig belastning R L lyckades man inte få en tillräckligt hög spänning över R L. Tyvärr kan ju ett CSsteg inte effektivt leverera en förstärkt spänning till R L, om denna har relativt låg resistans, utan man blev snart tvungen att infoga ett Source Follower steg (bestående av N och R ) mellan CSsteget och belastningen. I figuren till höger visas den krets som blev slutresultatet. V in V DD = 3,3 V R V int N V DD = 3,3 V N R R L Syftet med denna uppgift är att analysera ovanstående krets (småsignals)förstärkning, v ut v in, och i de kommande deluppgifterna ska vi stegvis närma oss ett värde på förstärkningen. Eftersom deluppgifterna intimt hör samman i ett tänkt konstruktionsflöde, så kan du, ifall du upptäcker att du har svårt att lösa en deluppgift, försöka approximera fram ett svar (alternativt göra en bildad gissning) så du har ett vettigt ingångsvärde till nästa deluppgift. Om du tvingas ge något annat än ett exakt svar, var extra noga med att motivera dina resonemang. Komponenterna i vår förstärkande krets har följande värden: R = R = 5 kω, R L = 5 kω, W N = 5 µm, W N = 5 µm. För N och N gäller L = µm, V T = 0,7 V, µc ox = 00 µa/v, γ = 0,4 V /, λ = 0 V, samt φ F = 0,35 V. Genomgående i våra kommande beräkningar på denna uppgift kan vi anta att MOSFET:arna är i sina mättade områden (ja, alla parametrar har valts så mättnad garanteras...). a) Bestäm arbetspunkten på V int för det fall när arbetspunkten för V in placeras på,3 V. b) Bestäm arbetspunkten på, genom att använda den arbetspunkt på V int som du räknat fram i uppgift a). Bodyeffekten för en NMOStransistor kan beskrivas som γ( φ F V SB φ F ). Transkonduktansen g m = di D dv GS är en beståndsdel i uttrycket för strömkällan i = g m v gs som vi återfinner i småsignalsschemor över MOSFET:ar. Bodyeffekten kan också representeras som en strömkälla i ett småsignalsschema, om vi skapar oss en transkonduktans g mb som beror av V BS ; strömkällan kan vi härmed skriva som i = g mb v bs. (Vi har valt ordningen BodySource för att strömmarna i = g m v gs och i = g mb v bs ska ha samma riktning.) c) Visa att g mb = χ g m, där Sedra och Smith definierat χ = dv T dv SB. d) Rita småsignalsschemat för ovanstående krets. Endast v in, v int samt v ut är tillåtna spänningsstorheter i slutliga schemat (v gs eller v bs är otillåtna). Kapacitanser kan uteslutas. e) Utgående från småsignalsschemat i uppgift d), bestäm ett uttryck för förstärkningen v ut v in och ange dess numeriska värde. Sida 6 av 50

Uppgift K6: I vissa av de följande deluppgifterna ges medvetet vaga förutsättningar (vilket är precis som vanligt för en ingenjör). Det finns alltså ibland ett visst utrymme för att göra egna (rimliga) antaganden, och vid dessa tillfällen gäller det att tydligt motivera dessa antaganden. a) Rita ett småsignalsschema för ett CommonSource förstärkarsteg, som består av två komponenter: en NMOStransistor samt en lastresistans R. Se till att schemat kan fånga frekvensegenskaper, det vill säga, rita in de kapacitetens som är väsentliga. b) Förklara hur du definierar småsignalsresistanserna som du använder dig av i schemat. Vid poängsättningen kommer en noggrann, pedagogisk och koncis förklaring att premieras. c) Istället för en lastresistans R, antar vi nu att vårt förstärkarsteg använder en diodkopplad PMOStransistor (se figuren nedan). Bestäm spänningsförstärkningen för förstärkarsteget. V in Uppgift K7: Till kretsen som visas till höger kopplas ett V in som är en linjärt (med tiden) ökande spänning: Mellan tiden t = 0 och t = 50 ps går V in från 0 V till 5 V. Notera också att i tiden t = 0 är V x = 5 V. V in C C V x C L a) Om C C = ff och C L = 5 ff vad blir spänningen V x i tiden t = 50 ps? Räkneuppgifter kan väl vara mer eller mindre genomtänkta. Denna uppgift tillhör (faktiskt!) de förra, för analysen i uppgift a) ligger väldigt nära den man får göra för att kunna räkna på Millereffektens inverkan på strömmar och spänningar i en digital grind som baseras på CMOStekniken. I CMOSinverteraren till höger sker ett omslag från logisk 0:a till :a på insignalen V in. Om kopplingskapacitansen C C är relativt stor jämfört med C L kommer spänningen på utgången kunna bli långt högre än V DD. I en riktig CMOSkrets kommer dock inte spänningen kunna bli så väldigt mycket högre än V DD för det finns ett antal mekanismer som begränsar. b) Beskriv de mekanismer i kretsen som gör så att spänningen på utgången begränsas. V in C C C L Sida 7 av 50

Uppgift K8: I en dynamisk digital krets ska en s.k. keeperinverterare användas. Vid matningsspänningen 3,3 V har man specificerat att keepern ska ha en omslagspunkt (d.v.s. den inspänning V TRIP vid vilken inverteraren slår om sin logiska nivå på utgången) som ligger något över halva matningsspänningen. Anledningen är att man vill att keepern ska sluta driva den dynamiska utgångsnoden mot V DD så snart som möjligt efter att utgångsnoden faller, för att minska kortslutningen och på så sätt spara effekt och vinna en del i hastighet i utvärderingsfasen. NMOStransistorn i keepern har bredden W n, längden L n, samt kanallängdsmodulationen λ n (för PMOStransistorn gäller motsvarande W p, L p, samt λ p ). Du har fått specificerat att NMOStransistorn måste ha W n = µm samt L n = µm, medan PMOStransistorn måste ha L p = µm. Du kan däremot fritt variera W p, under förutsättning att denna bredd överensstämmer med eller överstiger den minimala bredden µm. Vad gäller övriga transistorparametrar har vi att V Tn = 0,7 V och V Tp = 0,7 V, medan µc ox är 00 µa/v för NMOS och 50 µa/v för PMOS. Du kan använda två olika antaganden när det gäller kanallängdsmodulationen hos MOStransistorerna; antingen är kanallängdsmodulationen försumbar, d.v.s. λ = 0, eller också är den satt till λ = 0, V. Nu ska du utreda inverkan av värdet på kanallängdsmodulationen på en kommande konstruktion av en keeper. Du får anta att utgången på keepern möter en belastning med mycket hög impedans. Givet att V TRIP specifieras till exakt,8 V samt att summan av W n och W p inte får överstiga 9 µm (av effektbesparingsskäl), bestäm W p, λ p, samt λ n som uppfyller ovanstående specifikationer. Uppgift K9: Vi kopplar nu samman en lågeffektsbussdrivare (se föreläsningsanteckningarna) med en transmissionsledning, se nedan: IN V S Z 0 V L Ledningen har en induktans på 0 nh, en kapacitans på pf och en oavslutad högra ände ( Z L ), medan NMOS:arna utmärks av W/L = 0, V T0 = 0,7 V, samt µc ox = 0 µa/v. Vidare är V DD = 5 V. Bestäm V S och V L för 0 t < 500 ps, under förutsättning att IN slår från 0 till 5 V i t = 0. Man får göra två antaganden:. Inverteraren saknar fördröjning. Substratet på den övre NMOStransistorn är kopplat till V S tack vare att vi har en avancerad tillverkningsprocess. Sida 8 av 50

Lösningar till övningsuppgifter i EDA35 Kretselektronik Repetition: Uppgift R: 0,6 a) R DC = 0,008 = 57,4 Ω 0,630,6 b) R AC = 0,0590,0073 =,33 Ω c) Vi fick följande tips V V th I = I 0 e. Vi tar fram den differentiella resistansen genom att derivera funktionen! V d I0 V th e = I, ty I 0 mycket liten. r dv V th Alltså har vi att V th r I och just i punkten 0,6 V avläser vi I = 0,8 ma. Därför får vi, antagande en termisk spänning av 0,06 V vid rumstemperatur: 0,06 r = =,4 Ω 0,008 Uppgift R: V DD V a) Rita funktionen IV ( ) =! R 0.0004 0.0003 0.000 0.000 0.5.5 Sida 9 av 50

V 0,06 Rita funktionen IV ( ) = I 0 e! 0.0008 0.0006 0.0004 0.000 Finn skärningspunkten: 0. 0. 0.3 0.4 0.0008 0.0007 0.0006 0.0005 0.0004 0.0003 0.000 0.000 0. 0. 0.3 0.4 0.5 Sökt V är ungefär 0,33 V! b) Vi har att strömmen I genom dioden och resistansen kan beskrivas på två sätt, om vi antar V är spänningen i noden mellan dioden och resistansen: V 0,06 V DD V I = I 0 e respektive I = R Vi kan t.ex. använda NewtonRaphsonmetoden för att iterera fram en lösning till ovanstående ekvationssystem: fv ( n ) V n = V n, där f' ( V n ) V dd V n 0,06 f( V n ) = I R 0 e = 0 Alltså har vi nu att lösa iterativt: V DD V n 0,06 I R 0 e V n = V n V I n 0 0,06 e R 0,06 Vi får som lösning: V = 0,33 V V n V n Sida 0 av 50

Uppgift R3: V A = 370 mv. Detta erhålles lämpligen genom en grafisk metod (I på yaxel, V A på xaxel): 0. 0.08 0.06 0.04 0.0 0.34 0.35 0.36 0.37 0.38 0.39 Uppgift R4: Strömmen löses ut, tack vare jωmetoden, som: V j V A V A R i A ωc = = = R j R R jωc ωc ( ωc) Givet V A = 0sin( π0 7 t) V, R = kω samt C = 0 pf, fås absolutbelopp och fas på strömmen i: V A R ( ωc) V i A 0 = R = ( ωc) R = = 5,3 ma 0 6 6,533 0 ( ωc) samt argi = atan = 57,9 (tänk på att Im > Re vilket utesluter 3, ) ωrc Strömmen i kan nu skrivas i 5,3 π0 7 π = sin t 57,9 80 ma Sida av 50

Analoga kretsar: Uppgift A: a) Vi har att A v0 A v =, s ω 3dB eftersom vi angivit överföringsfunktionen på ett generellt sätt, d.v.s. med en DCförstärkning och en övre gränsfrekvens. Återkoppling påverkar varje enskilt steg så att överföringsfunktionen nu ser ut som följer: A v0 ( F A v0 ). jω ( F A v0 ) ω 3dB Faktorn F är den multiplikativa faktorn vi söker. Således, att ( F A v0 ) = 0 medför att F 9 9 = =. A v0 00 b) Vi har H (s) för steg och H (s) för steg. Dessa kaskadkopplas för att ge H tot ( s) = H ( s) H ( s). Med F lyckligt vald i uppgift a) får vi följande funktion: H tot ( s) = A v0 A v0 0 0, eller jω 0 ω 3dB jω 0 ω 3dB H tot ( s) = 00 0 00 0 jω 0 0 jω 0 0 med värdena insatta. DCförstärkningen för hela systemet är givetvis täljarna multiplicerade med varann, d.v.s. 00 = 0 00, vilket råkar vara precis vad vi vill ha. Nu jagar vi efter övre gränsfrekvensen för hela systemet, och denna frekvens är som bekant den frekvens vi har när den frekvensberoende förstärkningen gått ned 3dB. Vi kan också skriva det så här jω 0 jω 0 0 0 =. Låt oss göra lite algebra för att hitta absolutbeloppet av nämnaren i överföringsfunktionen: jω jω 00 00 = =. jω jω 00 00 ω ω j 00 00 Sida av 50

Nu har vi en real och en imaginärdel, och dessa ger oss beloppet genom: =. ω ω j ω 00 00 00 ω = 00 Nu går vi den sista biten och identifierar ω, som motsvarar övre gränsfrekvensen: ω 00 ω ω ω = 4 4 ω = 00 00 00 00 ω 4 ω = ω 4 ω 00 00 4 = 0 00 00 ω = 00 ± ( 00 ) 00 4 = 44. Alltså, den övre gränsfrekvensen för förstärkaren är 64 MHz. Uppgift A: I det mättade området gäller k I D = ( V, GS V T ) d.v.s. strömmen på utgången beror av kvadraten av spänningen mellan gate och source. Genom att sätta in ett motstånd mellan source och jord, förskjuter man i någon mening relationen mellan V in och V GS. Innan motståndet R S inkluderades förhöll ju dessa sig som V in = V GS. Tänk dig nu att V in ökar: I en koppling utan motstånd (alltså R S = 0), så är V in = V GS och strömmen I D kommer nu växa kvadratiskt med V in. I en koppling med motstånd kommer en spänning att byggas upp över R S alltefter som I D ökar, vilket får till följd att V GS inte följer V in utan att V GS är mindre än V in. Alltså bromsas I D s kvadratiska beroende på V in, och därför blir överföringsfunktionen för förstärkaren mer linjär. Uppgift A3: a) Det lämpliga spänningsområdet som eftersöks är det då vår MOStransistor är mättad, > V in V T samt V in > V T, för då erhåller vi både linjär och hög småsignalsförstärkning. Det mättade området markeras i figur A. 6 5 4 3 Figur A 6 5 4 3 Figur B 3 4 5 6 V in 3 4 5 6 V in 6 b) Spänningsförstärkningen är A v = = 3 c) Det spänningsområde som motsvarar det linjära området markeras i figur B. Sida 3 av 50

d) Dels ser vi att MOStransistorn inte börjar leda förrän V in > V T, och dels ser vi att vi har en övergång från det mättade området till det linjära området då V in = V T. Alltså V T = V. e) Den enda säkra avläsningen av spänningar vi kan göra är för V in = 6 V. I det linjära området beskrivs MOStransistorns ström med följande uttryck: där I D = k ( V GS V T )V DS V DS k = W µ C L ox Här är µ (450 cm /Vs) för NMOS samt C ox ( ff/um 5 ) givet, och vi får µ C ox = 9 0, F/Vs. I detta fall motsvarar de olika spänningarna I D W µ C = L ox ( V in V T ) V ut Med värden för V in = 6 V, där vi avläser en utspänning på 0,576 V, fås 5 I D = ( 3 9 0 ) ( 6 )0,576 0,576 = 0,733 ma Alltså genom resistansen R, över vilken ligger en spänning om R 6 0,576 = = 3 7,4 0,733 0 kω. 6 0,576 V, flyter en ström I D, d.v.s. Uppgift A4: Eftersom vi har betydande läckageströmmar kan vi inte utgå från att ( max) = V DD V Tp kan äga sin riktighet för (äldre) transistorer med större dimensioner. Nej, istället har vi att vilket 0,078V DS 0 V th I DS 3 0 e e (NMOS, V ) GS = 0 V (, V SD ), 8,05V th,05v th I SD 8 0 e e (PMOS, 0 V, ) SD 0, V V SG = V SD Genom att bestämma arbetspunkten för V in = 0 V erhåller vi maximal. Uttrycken ovan kan lämpligare skrivas som funktioner av. 0 I DS 3 0 e 0,078V ut V th e, respektive (, ( V DD )), 8,05V th,05v th I SD 8 0 e e, där V DD =, V. Alltså blir PMOS:ens strömfunktion följande: Sida 4 av 50

8,05V th I SD 8 0 e,,05v th e Arbetspunktsbestämning medför att vi letar efter för vilket som I DS för NMOS:en överensstämmer med I SD för PMOS:en. Vi tar hjälp av antingen en grafisk metod eller NewtonRhapson, t.ex. som så här: fv ( n ) V n = V n, där V n resp. V n syftar till, och f' ( V n ) 8,05V th f = 8 0 e, 0,078V ut,05v th e 0 V th 3 0 e e resp. f' = 0,078V ut 8,05V th 8 0 e 0,078 0 V th 3 0 e.,05v th V th Vi vet att en av funktionerna endast är giltig för 0 V SD 0, V, dvs, V, så därför gissar vi på ett initialt som ligger vid V och hoppas att vårt sökta ( max) ligger över V. Med V th = 0,059 V får vi: V =,0 V V =,059 V V 3 =,04698 V V 4 =,0654 V V 5 =,06678 V V 6 =,06730 V V 7 =,0673 V Lösningen ger att ( max) är,067 V, och som man ser ligger denna över vad man förväntar sig om man fått för sig att V DD V Tp begränsar utsignalen. Fenomenet vi upptäckt beror på att transistorerna läcker mycket även när de är avstängda. Sida 5 av 50

Uppgift A5: a) Strömkällan genererar en ström I s = I B p v in = ma ma/v v in, där v in slår mellan 0 mv och 0 mv som i figuren nedan. Maximal ström är ma ma/v 0,0 V =,0 ma, medan minimal ström är ma ma/v ( 0,0 V) = 0,98 ma. Spänningen kan enkelt beskrivas som = V DD R I s. Spänningen som funktion av tiden t, vid insignalen v in, ges nu i figuren nedan: v in 0 mv,0 V T t T t 0 mv,98 V b) Följande är ett småsignalsschema där utsignalen v ut är tydligt markerad. p v in R v ut c) Spänningen v ut, som antingen tas fram ur småsignalsschemat eller ur figuren i uppgift a), ritas som funktion av tiden t i figuren nedan: v in v ut 0 mv 0 mv T t T t 0 mv 0 mv Uppgift A6: a) Eftersom kapacitanser ej är markerade eller omnämnda i uppgiften anges en frekvensoberoende lösning: g mn v in r dsn g mp v ut r dsp v ut Sida 6 av 50

b) Vi tillgriper Kirchhoffs strömlag för att kunna relatera in och utspänningen. Summan av strömmarna in i en nod ska vara lika med strömmarna ut från samma nod i vår krets kan man då få följande: v ut v g mn v in ut g. r mp v ut = 0 dsn r dsp Samtliga strömdefinitioner antas nu riktas ut från övre noden (den markerad ) mot den undre noden. Den sökta förstärkningen är helt enkelt v ut A v =, v in och den erhålls om vi isolerar v ut från den förra ekvationen: v in g mn v ut =. g mp r dsn r dsp g mn Alltså har vi att småsignalförstärkningen är: A v =. g mp r dsn r dsp Uppgift A7: För kretsen i fråga noterar vi direkt att V G = V in = 3 V samt V D = = 3 V, och alltså är transistorn i sitt mättade område. Att räkna fram R D borde vara enkelt: V DD R D 5 3 = = I = 3 4 kω 0,5 0 Att finna R S är aningen svårare. Först måste vi bestämma spänningen över resistansen! Spänningen på sourceterminalen på transistorn, V S, är den okända parametern som vi måste leta efter: I W 3 µc. ox 6 = ( V L GS V T ) 0,5 0 00 = 0 0 ( V GS,5) V GS kan här anta värdena 0,5 V och,5 V. Lösningen V GS = 0,5 V är direkt felaktig eftersom spänningen mellan gate och source inte ens tagit sig över tröskelspänningen. Nej, V GS =,5 V är den enda fysikaliskt korrekta lösningen till andragradsekvationen, och i och med att V G = 3 V blir V S = 0,5 V. Alltså: V S 0,5 R S = = I = 3 kω 0,5 0 Uppgift A8: a) Transkonduktansen för en NMOStransistor ges av di D g m = dv GS, givet att V DS är konstant Sida 7 av 50

För en mättad NMOS får vi då d g m = k dv GS ( NMOS V GS V ) k V TNMOS, = ( V NMOS GS TNMOS, ) För en NMOStransistor i sitt linjära operationsområde får vi d g m k dv ( NMOS V GS V ) V V DS = TNMOS, DS = GS k NMOS V DS. b) När det gäller randvillkor: Vi vet att gränsen mellan det linjära och det mättade området för en NMOS går vid V DS = V GS V TNMOS, Är V DS större än detta värde är NMOS:en i det mättade området. Vi avläser från den bifogade IV karakteristiken att vi har en mättad NMOS vid V in =,4 V eller lägre. Just för V in =,4 V ger skärningen med belastningslinjen för PMOSdioden,78 V. Eftersom V DS = samt V GS = V in för NMOS:en i vår krets, får vi ju då att,78 V >,4 V 0,7 V, d.v.s villkoret för det mättade operationsområdet är uppfyllt. Om vi istället tittar på belastningslinjen hos NMOS:en som motsvarar V in =,6 V så skär den belastningslinjen för PMOSdioden i,54 V. Nu får vi istället,54 V <,6 V 0,7 V, vilket medför att vi har en NMOS i sitt linjära område. c) Ett rättframt sätt att finna transkonduktansen för NMOS:en är att ta fasta på g m = di D dv GS Vi letar fram skärningspunkterna mellan belastningslinjerna hos NMOS:en och belastningslinjen för PMOS:en. Vid varje sådan punkt noterar vi dels V in och dels I D. De sexton paren vi noterat ritas upp med V in på xaxeln och I D på yaxeln. Då V GS = V in återfinnes transkonduktansen som derivatan, eller ännu enklare differensen I D V in i grafen. Noggrannheten kommer av naturliga skäl (mäta/rita/ mäta...) bli begränsad, så jag visar här vad man skulle få genom en simulering i Hspice: Sida 8 av 50

950,00000u 900,00000u 850,00000u 800,00000u 750,00000u 700,00000u 650,00000u 600,00000u Params (lin) 550,00000u 500,00000u 450,00000u 400,00000u 350,00000u 300,00000u 50,00000u 00,00000u 50,00000u 00,00000u 50,00000u 0,00000,00,00 3,00 Voltage X (lin) (VOLTS) Notera den linjära tillväxten av g m när V in ökar genom g m = k NMOS ( V GS V T, NMOS ). När NMOS:en går in i sitt linjära område avtar g m eftersom den beror av genom g m = k NMOS V DS. Nu får man vara lite försiktig med att titta på fristående ekvationer för drainström, för egentligen är ju di D g m = så g m i kurvan ovan är ett resultat av att strömökningen genom NMOStransistorn dv GS bromsas upp av lastresistansen. d) Maximum för g m uppstår mellan V in =,4 V och V in =,6 V. Detta överensstämmer med övergången mellan mättat och linjärt område i uppgift b). Uppgift A9: a) Det är här viktigt att notera att eftersom vi ska tillse att arbetspunkten för ingångsspänningen rätt väl överensstämmer med arbetspunkten hos måste per automatik mättnadsvillkoret ( V DS > V GS V T ) vara uppfyllt! Sida 9 av 50

Vi har fått samtliga parametrar givna utom bredden som vi nu ska bestämma. Utspänningen kan skrivas som = V DD R I D, där strömmen beskrivs genom I D W = µc. ox ( V L GS V T ) För att hitta den spänning kring vilken utgångsspänningens sinus svänger behöver vi finna topp och bottenvärdena på. Vi vill ju se till att medelvärdet för topp och bottenvärdena för utgångens sinus överensstämmer med arbetspunkten hos ingången. Vi får ( min) V DD R I D ( max) V DD R, µc W = = ox (,3 V L T ) samt ( max) V DD R I D ( min) V DD R µc W = = ox (, V L T ) Alltså, ( min) ( max) =,5, eller V DD R, µc W (, V ox T ) (,3 V T ) =,5 L där endast W är en obekant. Dock ej länge till, lösningen av ekvationen ger W = 9,84 µm. b) Småsignalschemat (inklusive kanalresistansen) kan återfinnas i föreläsningsanteckningarna. Med lastresistansen R (5 kω) och den belastande kapacitansen C (30 ff) kan vi skriva g m A v = R jωc och fasförskjutningen blir g arg m R jωc = atan( ωrc) = 5,4 (eller 80 5,4 = 74,6 ) Digitala kretsar: Uppgift D: a) Med V GS = V DD, har vi för en enskild NMOS som laddar ur utgången på en inverterare, med antagandet att NMOS:en befinner sig i sitt mättade område, att k I mättad n ( V. GS V Tn ) k n V DD V DD 8 = = = k 5 5 n V DD Man låter den mättade strömmen tömma den från utgångsläget vid V DD belägna utgången på laddning, så utgången hamnar vid 50% av matningsspänningen. Alltså har vi att följande ska gälla: Q = I t = C V eller Sida 30 av 50

och att I mättad t C d( 0) = V DD L C L V DD t d( 0) = 8 k 5 n V DD = 5 6 C L. k n V DD Nu är det en NANDgrind som vi vill analysera och vi tar nu fram den ekvivalenta bredden för de två seriekopplade NMOS:ar som tömmer utgångsnoden på laddning. Vi får: W n Uttrycket vi söker för den värsta fördröjningen för en fallande utgång på en NANDgrind är alltså 5 C t d( 0) L = 6 W eq µ L n C ox V DD n eller W eq = = W W n W n W eq = n 5 t d( 0) = 8 C L W n µ L n C ox V DD n b) Med värdena angivna i uppgift b), kan vi skriva fördröjningen som: 5 5 30 0 t d( 0) = = 87,5 ps 8 6 50 0 5 c) Med ett litet V DS kan vi använda uttrycket för strömmen i det linjära området i en NMOS I linjär = k n ( V GS V Tn )V DS V, DS för att representera en resistans motsvarande en påslagen NMOS: V R ON DS = = =, I linjär k n ( V GS V Tn ) V k DD n V DD 5 eller 5 R ON =. 4 W n µ L n C ox V DD n En NANDgrind har två NMOS:ar kopplade i serie, och dessa två ska tömma laddningen som finns på utgången. I en RClänk kan man se detta som att 0 V (från jorden) ska ta sig till utgången via två stycken resistanser, vardera med värdet R ON, och ändra spänningen på utgången, som har kapacitansen C L, från V DD till jord. Tidskonstanten anger i detta fall hur lång tid det tar för utgången att falla till e V DD, d.v.s. till 37% av matningsspänningen, vilket är lite lägre än 50%. Omräkning till 50% sker med hjälp av multiplikation med ln0,5 0,69 Sida 3 av 50

Tidskonstanten för urladdningen kan skrivas som τ = 0,69 ( R ON ) C L = 0,69 5 4 W n µ L n C ox V DD n C L. d) Insättning av parametrar ger oss 5 τ =,75 30 0 = 03,5 ps W n µ L n C ox V DD n Uppgift D: a) Se föreläsningsanteckningar. b) Med mobiliteterna angivna, µ n (NMOS) = 450 cm /Vs samt µ p (PMOS) = 50 cm /Vs, så vet vi att vi ska göra PMOSkombinationen som ger värst stigtid 450/50 = 3 gånger större, m.a.p. ekvivalent bredd, än den NMOSkombination som ger värst falltid. De två seriekopplade NMOS:arna ger värsta falltiden när de två ingångarna till grinden stiger samtidigt. Som förklaras i föreläsningsanteckningarna, upplevs denna kombination av transistorbredder som om en enda transistor med bredden W n, eq : W neq, = vilket ger W µm 4 4 neq, = PMOS:arna ska vardera ha bredden W p = 3 = 6 µm Uppgift D3: När håller sig mellan 0 och V är PMOStransistorn i sitt mättade område, eftersom dess tröskelspänning är V. För en mättad PMOS gäller ju att I D W = µc. ox ( V L SG V T ) ( λv SD ) I vår krets gäller då W I D = µc, ox ( V L DD V T ) ( λv SD ) vilket med de givna parametervärdena ger I D = 0,08( λv SD ) A. a) Eftersom λ = 0 V är laddningsströmmen konstant under det förlopp vi vill ta tiden på. Eftersom både I t och C V beskriver laddning, kan vi hitta den sökta tiden genom C L V 0 t = = = 5 ps I Dkonstant 0,08 Sida 3 av 50

b) Eftersom λ = 0,05 V varierar strömmen under uppladdningsförloppet. Vi kan alltså inte använda I t = C V, utan måste gå till definitionen av strömmen genom kapacitansen dv i = C. dt Vi kan finna tiden det tar att fylla kapacitansen med laddning motsvarande 0 V till V genom en integreration C L C dt L = dv. i ut t 0,08 ( λv SD ) V C L = d t = ut d 0,08( λ( V DD )) 0 0 Med den primitiva funktionen C L ln( λ( V 0,08 λ DD )) får vi följande 0 t = [ ln(( 0,05( 0 ) ) { ln( 0,05( 0 0) )})] = 7, ps 0,08 0,05 Uppgift D4: a) Ser man på NMOStransistorn som en strömbrytare med en viss resistans R ON, kan man analysera grinden som en RCkrets (se föreläsningen om digitala kretsar). Med hjälp av tidskonstanten R ON C L (där C L antas vara den belastande kapacitansen) får vi en uppfattning om fördröjningen, men naturligtvis är detta en approximation eftersom vi använder oss av en konstant resistans; att transistorns resistans varierar torde vara uppenbart från IV karakteristiken som gavs i uppgiften. Tidskonstanten R ON C L anger hur lång tid det tar för utgången att falla till e V DD, d.v.s. till 37% av matningsspänningen, vilket är lite lägre än 50%. Omräkning till 50%, vilket är definitionen av fördröjning, sker med hjälp av multiplikation med ln0,5 0,69. Vi får en approximation av fördröjningen som skrivs 0,69 R ON C L. Med en utvecklad ONresistans för en fallande utgångsflank fås 0,69. k n ( V DD V Tn ) C L b) Man kan faktiskt avläsa ONresistansen från IV karakteristiken! Lutningen på I D (V DS ) när V DS är nära 0 V ger oss /R ON (eftersom I D ges av Ohms lag, som V DS /R ON ). Eftersom IV kurvan är linjär för låga V DS (ja, just det, det linjära området!), kan man antingen erhålla R ON vid en speciell punkt I D V DS, men det brukar vara enklare att rita ut en tangent och mäta dess lutning med linjal för att få hög noggrannhet. Värdet på R ON är omkring 060 Ohm. c) Av uppgift b) följer att allteftersom V DS ökar, ökar också resistansen hos NMOStransistorn transistorn mättas. I vår uppgift ska en NMOStransistor leda bort laddning från en nod, som ursprungligen motsvarar en logisk etta. Alltså ligger hela V DD över NMOS:ens kanal i början av omslaget, och just nu är NMOS:en mättad och uppvisar högre resistans än R ON. Under hela den tidsrymd som fördröjningen t d motsvarar, blir resistansen gradvis lägre, men den når aldrig ned till R ON eftersom vid t=t d har V DS bara nått ned till halva V DD. Kortfattat kan alltså man säga att 0,69 R ON C L underskattar den verkliga fördröjningen. Sida 33 av 50

Uppgift D5: a) Belastningslinjer (med drainströmmen I D på yaxeln) ritas lämpligen för de båda transistorerna (med V SG = 3,3 V för PMOS och V GS = 3,3 för NMOS), med som gemensam xaxel. Skärningen av de två I D linjerna ger = mv. 0.0035 0.003 0.005 0.00 0.005 0.00 0.0005 0.5.5.5 3 Man kan också lösa det analytiskt, genom att identifiera att är såpass låg att NMOSen är i sitt linjära område, medan PMOSen är mättad. b) Även i denna deluppgift kan vi använda oss av belastningslinjer av drainströmmarna, fast nu ska V in ligga på xaxeln. Eftersom = V DD / gäller för omslagspunkten, vet vi att PMOSen alltid är i sitt linjära område och att strömmen genom den är konstant. NMOSen rör sig både i sitt linjära och i sitt mättade område, beroende på V in. I grafen nedan kan vi utläsa V TRIP =,43 V. 0.003 0.005 0.00 0.005 0.00 0.0005.5.5 3 Sida 34 av 50

Ledningar i digitala system: Uppgift L: Reflektion vid belastningen Z L (till höger): Γ L = Z L Z 0 5 00 = Z L Z 0 5 00 = 0,6 Reflektion vid återkomst till källan Z S (till vänster): Γ S = 900 00 900 00 = 0,8 t = 0 ps: Spänningskällan skickar vid t = 0 iväg ett steg Z 0 (0V V) med spänningen V Z S Z 0 = 0,V. Nu gäller att V S är 0,V. V S = 0,V 0,V 0,V x V L = 0V t = 00 ps: Ett nytt steg ( 0) skickas iväg på ledningen Z 0 från källan: V = 0,V. V S är tidigare Z S Z 0 spänning utgående våg 0,V ( 0,V) V S = 0V V S = 08mV 60mV 60mV 48mV V L = 40mV V L = 0V t = 400 ps: Steget 0,V studsar i högra änden av ledningen och ger den reflekterade spänningen 0,V Γ L = 60mV. Nu gäller att V L blir tidigare spänning (0V) inkommande våg (0,V) reflekterad våg, d.v.s. 0,V ( 60mV) = 40mV V S = 0V t =,4ns t 48mV 8,8mV x = L V L = 9,mV t = 600 ps: Steget 0,V studsar i högra änden och ger den reflekterade spänningen 0,V Γ L = 60mV. V L blir tidigare spänning (40mV) inkommande våg (0,V) reflekterad våg, d.v.s. 40mV ( 0,V) 60mV = 0 Sida 35 av 50