Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D

Transkript

1 Lars-Erik Cederlöf Per Liljas Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D Tentamen omfattar 40 poäng, 2 poäng för varje uppgift. 20 poäng ger godkänd tentamen. Tillåtet hjälpmedel är räknedosa. Om beräkningar behövs för att få fram svaret skall de redovisas för att ge full poäng. 1. Beräkna strömmen I i figuren. 10 ohm 33 ohm 10 V 15 ohm 12 ohm I 2. När man mäter spänningen hos ett obelastat bilbatteri är den 13,1 V. Belastat men batteriet med 0,1 ohm sjunker spänningen till 11,2 V. Rita batteriets karaktäristik I = f (U). 3 a) Rita schema för ett högpassfilter konstruerat men en resistor och en spole. b) Rita ett schema för ett lågpassfilter konstruerat med en resistor och en kondensator. 4 Beräkna effektivvärdet av utspänningen om effektivvärdet av inspänningen är 10 V med frekvensen 1 khz.. 10 µf 200 Ω Uin Uut 0,3 H te-0105.doc lec

2 5 Man har tillgång till en spänningskälla på 15 V. Man vill på enklast möjliga sätt få en stabil spänning på 6 V och väljer då att använda en zenerdiod och en resistor. Från stabilisatorn skall man kunna ta ut 0-30 ma. Rita ett kopplingsschema och angiv resistorns resistans samt zenerdiodens zenerspänning och maxeffekt. Alla värden skall motiveras. 6 En reläspole skall styras från en dator. Reläspolen skall drivas från en separat spänningskälla på 5 V med hjälp av en bipolartransistor. Reläspolen är märkt med 3 V 40 ma. Rita ett kopplingsschema och sätt ut komponentvärden för de komponenter som går att beräkna med de uppgifter som är givna. 7 Diagrammet visar karaktäristiken för en transistor. a) Namngiv transistorn b) Redogör för vad man kan läsa ut av diagrammet. ID ma ID ma Härled förstärkningen U UT /U IN för kopplingen. Operationsförstärkaren kan anses vara ideal. 9 Omvandla det binära talet till a) decimalt tal b) hexadecimalt tal te-0105.doc lec

3 10 Realisera detta grindnät i NAND-logik. A & B >1 _ X C & 11 Förenkla detta logiska uttryck så långt som möjligt: f = A B + A B C + A B C + A B 12 För en NOT-grind gäller att när man ökar spänningen på ingången från 0 V slår utgången om från 4.8 V till 0,1 V då man passerar 2,1 V. Omslagsspänningen är densamma om man sedan sänker spänningen på ingången. Beräkna störmarginalerna för hög och låg nivå. 13 Med multiplexern kan sanningtabellen realiseras. Rita kopplingsschema som visar hur detta går till. A B C f Rita utsignalen Q för nedanstående tidsdiagram om: - Signalerna är anslutna till en D-vippa som är positivt flanktriggad - Signalerna är anslutna till en D-latch, som är skrivbar på CL:s positiv nivå. CL D Q 15. Redogör för begreppen synkron- och asynkron klockning av digitala räknare. Ange fördelar och nackdelar. te-0105.doc lec

4 16. Figuren nedan visar blockschemat för en CLB (Configurable Logic Block) till en programmerbar grindmatris från Xilinx. CLB:en är ritad så att alla insignaler är anslutna på den vänstra sidan av blockschemat och alla utsignaler på den högra. Signalerna C1..C4 är kontrollsignaler, G1..G4 och F1..F4 är normala booleska insignaler och K är klockingången. Till D-vipporna i blockschemat finns fem olika ingångar. Förklara ingångarnas funktion. Det finns två inverterare i blockschemat. Vilken uppgift har de. 17. Vad betyder förkortningarna och förklara kortfattat deras funktion/användning: HDL FPGA ASIC PLD te-0105.doc lec

5 18 Graykod är ett sätt att koda "tal" och används bland annat för olika typer av lägesgivare. Koden har egenskapen att endast en bit ändras vid övergången från ett kodord till nästa. Kodorden för en trebitars Graykod ser i tur och ordning ut på följande sätt: 000, 001,011, 010, 110, 111, 101, 100, 000, Tillståndstabellen nedan visar en upp/ner-räknare för trebitars Graykod enligt beskrivningen ovan. Rita tillståndsdiagrammet för räknaren q2 q1 q0 00 ab Antag att räknaren i föregående uppgift är realiserad med D-vippor och två-nivåers AND-OR-nät. Rita ett principiellt blockschema för konstruktionen och beräkna kortast tillåtna klockperiodtid (1/fmax) för realiseringen. För logiken gäller följande: Fördröjningen i en grind (AND, OR, INVERTERARE): 8 ns För D-vipporna gäller Tsetup = 22 ns, Tpd = 14 ns, Thold =2 ns. 20. Figuren nedan visar principen för en 3-bitars D/A omvandlare med en R-2R resistorstege. a. Vilka analoga utspänningsnivåer (8 stycken) kan erhållas om Eref = 1 V och <x1 x2 x3> varieras. b. Antag att E ref ersätts med en sinusformad spänning med amplituden 1 V. Antag att X-switcharna ställs in så att <x1,x2,x3> = <110>. Förklara hur den analoga utsignalen kommer att se ut och redogör kortfattat vad kopplingen kan användas till. te-0105.doc lec

6

7

8

9

10

11

12