Freescale MC9S12DG256B
|
|
- Lars-Erik Björn Bengtsson
- för 7 år sedan
- Visningar:
Transkript
1 Freescale MC9S12DG256B Uppbyggnad och enheter Minnen MC9S12DG256B Processorkärna Portar VR [40] VREGEN [97] V1 [14] V2 [66] MODC/TGHI/BKGD [23] XFC [44] VPLL [45] EXTL [46] XTL [47] RESET [42] XIRQ PE0 [56] IRQ PE1 [55] R/W PE2 [54] LSTRB/TG0 PE3 [53] ECLK PE4 [39] MOD/IPIPE0 PE5 [38] MODB/IPIPE1 PE6 [37] NOCC/XCLKS PE7 [36] TEST [48] PTE DDRE 256K Byte Flash EEPROM 12K Byte RM 4K Byte EEPROM Voltage Regulator Single-wire Background Debug Module CPU12 Clock and PLL Reset Periodic Interrupt Generation COP Watchdog Module Clock Monitor Breakpoints XIRQ IRQ R/W System LSTRB Integration ECLK Module (SIM) MOD MODB NOCC/XCLKS ddress/data Bus DDR DDRB PT PTB P7 [64] P6 [63] P5 [62] P4 [61] P3 [60] P2 [59] P1 [58] P0 [57] PB7 [31] PB6 [30] PB5 [29] PB4 [28] PB3 [27] PB2 [26] PB1 [25] PB0 [24] DDR15 DDR14 DDR13 DDR12 DDR11 DDR10 DDR9 DDR8 DDR7 DDR6 DDR5 DDR4 DDR3 DDR2 DDR1 DDR0 TD0 VRL VDD V N0 N1 N2 N3 N4 N5 N6 N7 D0 SCI0 SCI1 SPI0 CN0 CN4 PD00 [67] PD01 [69] PD02 [71] PD03 [73] PD04 [75] PD05 [77] PD06 [79] PD07/ETRIG0 [81] PPGE Enhanced Capture Timer RXCN TXCN RXCN TXCN Module to Port Routing PIX0 PIX1 PIX2 PIX3 PIX4 PIX5 ECS IOC0 IOC1 IOC2 IOC3 IOC4 IOC5 IOC6 IOC7 TD1 VRL VDD V N8 N9 N10 N11 N12 N13 N14 N15 DDRM DDRS DDRT DDRK PTM PTS PTT PTK D1 [84] VRL [85] VDD [83] V [86] PD08 [68] PD09 [70] PD10 [72] PD11 [74] PD12 [76] PD13 [78] PD14 [80] PD15/ETRIG1 [82] PK0 [8] XDDR14 PK1 [7] XDDR15 PK2 [6] XDDR16 PK3 [5] XDDR17 PK4 [20] XDDR18 PK5 [19] XDDR19 PK7 [108] ECS/ROMCTL PT0 [9] IOC0 PT1 [10] IOC1 PT2 [11] IOC2 PT3 [12] IOC3 PT4 [15] IOC4 PT5 [16] IOC5 PT6 [17] IOC6 PT7 [18] IOC7 PS0 [89] 0 PS1 [90] 0 PS2 [91] 1 PS3 [92] 1 PS4 [93] 0 PS5 [94] M0SI0 PS6 [95] 0 PS7 [96] 0 PM0 [105] RXCN0 PM1 [104] TXCN0 PM2 [103] RXCN0 0 PM3 [102] TXCN0 0 PM4 [101] RXCN0 RXCN4 M0SI0 PM5 [100] TXCN0 TXCN4 0 PM6 [88] RXCN4 PM7 [87] TXCN4 Periferienheter Kontroll av pagat minne Portar Wide Bus DT15 DT14 DT13 DT12 DT11 DT10 DT9 DT8 DT7 DT6 DT5 DT4 DT3 DT2 DT1 DT0 IIC SD SCL KWJ0 KWJ1 KWJ6 KWJ7 DDRJ PTJ PJ0 [22] PJ1 [21] PJ6 [99] PJ7 [98] RXCN0 RXCN4 SD TXCN0 TXCN4 SCL Portar för externt minne Narrow Bus DT7 DT6 DT5 DT4 DT3 DT2 DT1 DT0 Internal Logic 2.5V I/O Driver 5V VDDx [107] V1 [14] Vx [106] V2 [66] /D Converter 5V & PLL 2.5V Voltage Regulator Reference VDD [83] VPLL [45] V [86] PWM0 PWM1 PWM2 PWM3 PWM PWM4 PWM5 PWM6 PWM7 SPI1 SPI2 KWP0 KWP1 KWP2 KWP3 KWP4 KWP5 KWP6 KWP7 KWH0 KWH1 KWH2 KWH3 KWH4 KWH5 KWH6 KWH7 DDRH DDRP PTH PTP PP0 [4] PWM0 1 PP1 [3] PWM1 M0SI1 PP2 [2] PWM2 1 PP3 [1] PWM3 1 PP4 [112] PWM4 2 PP5 [111] PWM5 M0SI2 PP6 [110] PWM6 2 PP7 [109] PWM7 2 PH0 [52] 1 PH1 [51] M0SI1 PH2 [50] 1 PH3 [49] 1 PH4 [35] 2 PH5 [34] M0SI2 PH6 [33] 2 PH7 [32] 2 Voltage Regulator 5V & I/O VR [40] 1
2 Klockor och faslåst loop (PLL) Processorkärna BDM Centralenhet Klockkristall Extern reset Externa interrupt Läs/skriv E klocka Konfigureringsben Data/adressbuss Minnen MC9S12DG256B VR [40] VREGEN [97] V1 [14] V2 [66] 256K Byte Flash EEPROM 12K Byte RM 4K Byte EEPROM Voltage Regulator TD0 VRL VDD V N0 N1 N2 N3 N4 N5 N6 N7 D0 PD00 [67] PD01 [69] PD02 [71] PD03 [73] PD04 [75] PD05 [77] PD06 [79] PD07/ETRIG0 [81] TD1 VRL VDD V N8 N9 N10 N11 N12 N13 N14 N15 D1 [84] VRL [85] VDD [83] V [86] PD08 [68] PD09 [70] PD10 [72] PD11 [74] PD12 [76] PD13 [78] PD14 [80] PD15/ETRIG1 [82] Single-wire Background MODC/TGHI/BKGD [23] Debug Module XFC [44] Clock and VPLL [45] PLL Reset EXTL [46] Generation XTL [47] Module RESET [42] XIRQ PE0 [56] IRQ PE1 [55] R/W PE2 [54] LSTRB/TG0 PE3 [53] ECLK PE4 [39] MOD/IPIPE0 PE5 [38] MODB/IPIPE1 PE6 [37] NOCC/XCLKS PE7 [36] TEST [48] P7 [64] PTE P6 [63] DDRE P5 [62] P4 [61] P3 [60] P2 [59] P1 [58] P0 [57] ddress/data Bus DDR PT XIRQ IRQ R/W LSTRB ECLK MOD MODB NOCC/XCLKS DDR15 DDR14 DDR13 DDR12 DDR11 DDR10 DDR9 DDR8 CPU12 Periodic Interrupt COP Watchdog Clock Monitor Breakpoints System Integration Module (SIM) DDRB PTB PB7 [31] PB6 [30] PB5 [29] PB4 [28] PB3 [27] PB2 [26] PB1 [25] PB0 [24] DDR7 DDR6 DDR5 DDR4 DDR3 DDR2 DDR1 DDR0 PPGE Enhanced Capture Timer SCI0 SCI1 SPI0 RXCN CN0 TXCN RXCN CN4 TXCN Module to Port Routing PIX0 PIX1 PIX2 PIX3 PIX4 PIX5 ECS IOC0 IOC1 IOC2 IOC3 IOC4 IOC5 IOC6 IOC7 DDRM DDRS DDRT DDRK PTM PTS PTT PTK PK0 [8] XDDR14 PK1 [7] XDDR15 PK2 [6] XDDR16 PK3 [5] XDDR17 PK4 [20] XDDR18 PK5 [19] XDDR19 PK7 [108] ECS/ROMCTL PT0 [9] IOC0 PT1 [10] IOC1 PT2 [11] IOC2 PT3 [12] IOC3 PT4 [15] IOC4 PT5 [16] IOC5 PT6 [17] IOC6 PT7 [18] IOC7 PS0 [89] 0 PS1 [90] 0 PS2 [91] 1 PS3 [92] 1 PS4 [93] 0 PS5 [94] M0SI0 PS6 [95] 0 PS7 [96] 0 PM0 [105] RXCN0 PM1 [104] TXCN0 PM2 [103] RXCN0 0 PM3 [102] TXCN0 0 PM4 [101] RXCN0 RXCN4 M0SI0 PM5 [100] TXCN0 TXCN4 0 PM6 [88] RXCN4 PM7 [87] TXCN4 Wide Bus DT15 DT14 DT13 DT12 DT11 DT10 DT9 DT8 DT7 DT6 DT5 DT4 DT3 DT2 DT1 DT0 IIC SD SCL KWJ0 KWJ1 KWJ6 KWJ7 DDRJ PTJ PJ0 [22] PJ1 [21] PJ6 [99] PJ7 [98] RXCN0 RXCN4 SD TXCN0 TXCN4 SCL Narrow Bus DT7 DT6 DT5 DT4 DT3 DT2 DT1 DT0 Internal Logic 2.5V I/O Driver 5V VDDx [107] V1 [14] Vx [106] PWM PWM0 PWM1 PWM2 PWM3 PWM4 PWM5 PWM6 PWM7 KWP0 KWP1 KWP2 KWP3 KWP4 KWP5 KWP6 KWP7 DDRP PTP PP0 [4] PWM0 1 PP1 [3] PWM1 M0SI1 PP2 [2] PWM2 1 PP3 [1] PWM3 1 PP4 [112] PWM4 2 PP5 [111] PWM5 M0SI2 PP6 [110] PWM6 2 PP7 [109] PWM7 2 V2 [66] PLL 2.5V VPLL [45] /D Converter 5V & Voltage Regulator Reference VDD [83] V [86] SPI1 SPI2 KWH0 KWH1 KWH2 KWH3 KWH4 KWH5 KWH6 KWH7 DDRH PTH PH0 [52] 1 PH1 [51] M0SI1 PH2 [50] 1 PH3 [49] 1 PH4 [35] 2 PH5 [34] M0SI2 PH6 [33] 2 PH7 [32] 2 Voltage Regulator 5V & I/O VR [40] 2
3 Minnen 16 sidor om 16K, 2 fasta 14 pagade Flyktigt minne, bland annat registerarea Flashminne kan bara hanteras (skrivas och raderas) i block EEPROM kan hanteras adress för adress Minneskarta 3
4 MC9S12DG256B VR [40] VREGEN [97] V1 [14] V2 [66] 256K Byte Flash EEPROM 12K Byte RM 4K Byte EEPROM Voltage Regulator TD0 VRL VDD V N0 N1 N2 N3 N4 N5 N6 N7 D0 PD00 [67] PD01 [69] PD02 [71] PD03 [73] PD04 [75] PD05 [77] PD06 [79] PD07/ETRIG0 [81] TD1 VRL VDD V N8 N9 N10 N11 N12 N13 N14 N15 D1 [84] VRL [85] VDD [83] V [86] PD08 [68] PD09 [70] PD10 [72] PD11 [74] PD12 [76] PD13 [78] PD14 [80] PD15/ETRIG1 [82] Single-wire Background MODC/TGHI/BKGD [23] Debug Module XFC [44] Clock and VPLL [45] PLL Reset EXTL [46] Generation XTL [47] Module RESET [42] XIRQ PE0 [56] IRQ PE1 [55] R/W PE2 [54] LSTRB/TG0 PE3 [53] ECLK PE4 [39] MOD/IPIPE0 PE5 [38] MODB/IPIPE1 PE6 [37] NOCC/XCLKS PE7 [36] TEST [48] P7 [64] PTE P6 [63] DDRE P5 [62] P4 [61] P3 [60] P2 [59] P1 [58] P0 [57] ddress/data Bus DDR PT XIRQ IRQ R/W LSTRB ECLK MOD MODB NOCC/XCLKS DDR15 DDR14 DDR13 DDR12 DDR11 DDR10 DDR9 DDR8 CPU12 Periodic Interrupt COP Watchdog Clock Monitor Breakpoints System Integration Module (SIM) DDRB PTB PB7 [31] PB6 [30] PB5 [29] PB4 [28] PB3 [27] PB2 [26] PB1 [25] PB0 [24] DDR7 DDR6 DDR5 DDR4 DDR3 DDR2 DDR1 DDR0 PPGE Enhanced Capture Timer SCI0 SCI1 SPI0 RXCN CN0 TXCN RXCN CN4 TXCN Module to Port Routing PIX0 PIX1 PIX2 PIX3 PIX4 PIX5 ECS IOC0 IOC1 IOC2 IOC3 IOC4 IOC5 IOC6 IOC7 DDRM DDRS DDRT DDRK PTM PTS PTT PTK PK0 [8] XDDR14 PK1 [7] XDDR15 PK2 [6] XDDR16 PK3 [5] XDDR17 PK4 [20] XDDR18 PK5 [19] XDDR19 PK7 [108] ECS/ROMCTL PT0 [9] IOC0 PT1 [10] IOC1 PT2 [11] IOC2 PT3 [12] IOC3 PT4 [15] IOC4 PT5 [16] IOC5 PT6 [17] IOC6 PT7 [18] IOC7 PS0 [89] 0 PS1 [90] 0 PS2 [91] 1 PS3 [92] 1 PS4 [93] 0 PS5 [94] M0SI0 PS6 [95] 0 PS7 [96] 0 PM0 [105] RXCN0 PM1 [104] TXCN0 PM2 [103] RXCN0 0 PM3 [102] TXCN0 0 PM4 [101] RXCN0 RXCN4 M0SI0 PM5 [100] TXCN0 TXCN4 0 PM6 [88] RXCN4 PM7 [87] TXCN4 Wide Bus DT15 DT14 DT13 DT12 DT11 DT10 DT9 DT8 DT7 DT6 DT5 DT4 DT3 DT2 DT1 DT0 IIC SD SCL KWJ0 KWJ1 KWJ6 KWJ7 DDRJ PTJ PJ0 [22] PJ1 [21] PJ6 [99] PJ7 [98] RXCN0 RXCN4 SD TXCN0 TXCN4 SCL Portar för externt minne Narrow Bus DT7 DT6 DT5 DT4 DT3 DT2 DT1 DT0 Internal Logic 2.5V I/O Driver 5V VDDx [107] V1 [14] Vx [106] V2 [66] /D Converter 5V & PLL 2.5V Voltage Regulator Reference VDD [83] VPLL [45] V [86] PWM0 PWM1 PWM2 PWM3 PWM PWM4 PWM5 PWM6 PWM7 SPI1 SPI2 KWP0 KWP1 KWP2 KWP3 KWP4 KWP5 KWP6 KWP7 KWH0 KWH1 KWH2 KWH3 KWH4 KWH5 KWH6 KWH7 DDRH DDRP PTH PTP PP0 [4] PWM0 1 PP1 [3] PWM1 M0SI1 PP2 [2] PWM2 1 PP3 [1] PWM3 1 PP4 [112] PWM4 2 PP5 [111] PWM5 M0SI2 PP6 [110] PWM6 2 PP7 [109] PWM7 2 PH0 [52] 1 PH1 [51] M0SI1 PH2 [50] 1 PH3 [49] 1 PH4 [35] 2 PH5 [34] M0SI2 PH6 [33] 2 PH7 [32] 2 Voltage Regulator 5V & I/O VR [40] Externt minne Läs/skriv Styr MUX av adress/data 16 adressledningar 16 dataledningar i wide mode dress och data är multiplexade 8 dataledningar i narrow mode 4
5 Tidsförlopp för access av externt minne Läs adress Läs/skriv data Lägg ut adress på buss Lägg ut data på buss Kontroll av externt minne 32K 32k= adressledningar Minnet aktiveras då 15=1 Läs minne Skriv minne 5
6 MC9S12DG256B VR [40] VREGEN [97] V1 [14] V2 [66] MODC/TGHI/BKGD [23] XFC [44] VPLL [45] EXTL [46] XTL [47] RESET [42] XIRQ PE0 [56] IRQ PE1 [55] R/W PE2 [54] LSTRB/TG0 PE3 [53] ECLK PE4 [39] MOD/IPIPE0 PE5 [38] MODB/IPIPE1 PE6 [37] NOCC/XCLKS PE7 [36] TEST [48] PTE DDRE 256K Byte Flash EEPROM 12K Byte RM 4K Byte EEPROM Voltage Regulator Single-wire Background Debug Module CPU12 Clock and PLL Reset Periodic Interrupt Generation COP Watchdog Module Clock Monitor Breakpoints XIRQ IRQ R/W System LSTRB Integration ECLK Module (SIM) MOD MODB NOCC/XCLKS ddress/data Bus DDR DDRB PT PTB P7 [64] P6 [63] P5 [62] P4 [61] P3 [60] P2 [59] P1 [58] P0 [57] PB7 [31] PB6 [30] PB5 [29] PB4 [28] PB3 [27] PB2 [26] PB1 [25] PB0 [24] DDR15 DDR14 DDR13 DDR12 DDR11 DDR10 DDR9 DDR8 DDR7 DDR6 DDR5 DDR4 DDR3 DDR2 DDR1 DDR0 TD0 VRL VDD V N0 N1 N2 N3 N4 N5 N6 N7 D0 SCI0 SCI1 SPI0 CN0 CN4 PD00 [67] PD01 [69] PD02 [71] PD03 [73] PD04 [75] PD05 [77] PD06 [79] PD07/ETRIG0 [81] PPGE Enhanced Capture Timer RXCN TXCN RXCN TXCN Module to Port Routing PIX0 PIX1 PIX2 PIX3 PIX4 PIX5 ECS IOC0 IOC1 IOC2 IOC3 IOC4 IOC5 IOC6 IOC7 TD1 VRL VDD V N8 N9 N10 N11 N12 N13 N14 N15 DDRM DDRS DDRT DDRK PTM PTS PTT PTK D1 [84] VRL [85] VDD [83] V [86] PD08 [68] PD09 [70] PD10 [72] PD11 [74] PD12 [76] PD13 [78] PD14 [80] PD15/ETRIG1 [82] PK0 [8] XDDR14 PK1 [7] XDDR15 PK2 [6] XDDR16 PK3 [5] XDDR17 PK4 [20] XDDR18 PK5 [19] XDDR19 PK7 [108] ECS/ROMCTL PT0 [9] IOC0 PT1 [10] IOC1 PT2 [11] IOC2 PT3 [12] IOC3 PT4 [15] IOC4 PT5 [16] IOC5 PT6 [17] IOC6 PT7 [18] IOC7 PS0 [89] 0 PS1 [90] 0 PS2 [91] 1 PS3 [92] 1 PS4 [93] 0 PS5 [94] M0SI0 PS6 [95] 0 PS7 [96] 0 PM0 [105] RXCN0 PM1 [104] TXCN0 PM2 [103] RXCN0 0 PM3 [102] TXCN0 0 PM4 [101] RXCN0 RXCN4 M0SI0 PM5 [100] TXCN0 TXCN4 0 PM6 [88] RXCN4 PM7 [87] TXCN4 Periferienheter Wide Bus DT15 DT14 DT13 DT12 DT11 DT10 DT9 DT8 DT7 DT6 DT5 DT4 DT3 DT2 DT1 DT0 IIC SD SCL KWJ0 KWJ1 KWJ6 KWJ7 DDRJ PTJ PJ0 [22] PJ1 [21] PJ6 [99] PJ7 [98] RXCN0 RXCN4 SD TXCN0 TXCN4 SCL Narrow Bus DT7 DT6 DT5 DT4 DT3 DT2 DT1 DT0 Internal Logic 2.5V I/O Driver 5V VDDx [107] V1 [14] Vx [106] PWM PWM0 PWM1 PWM2 PWM3 PWM4 PWM5 PWM6 PWM7 KWP0 KWP1 KWP2 KWP3 KWP4 KWP5 KWP6 KWP7 DDRP PTP PP0 [4] PWM0 1 PP1 [3] PWM1 M0SI1 PP2 [2] PWM2 1 PP3 [1] PWM3 1 PP4 [112] PWM4 2 PP5 [111] PWM5 M0SI2 PP6 [110] PWM6 2 PP7 [109] PWM7 2 V2 [66] PLL 2.5V VPLL [45] /D Converter 5V & Voltage Regulator Reference VDD [83] V [86] SPI1 SPI2 KWH0 KWH1 KWH2 KWH3 KWH4 KWH5 KWH6 KWH7 DDRH PTH PH0 [52] 1 PH1 [51] M0SI1 PH2 [50] 1 PH3 [49] 1 PH4 [35] 2 PH5 [34] M0SI2 PH6 [33] 2 PH7 [32] 2 Voltage Regulator 5V & I/O VR [40] Periferienheter Två 8 kanalers DC MUX:ade ingångar Timer Två asynkrona serieportar (SCI) nvänds inte en enhet så kan porten användas som allmän in/utport D bara inport OBS kan placeras på olika portar Två CN interface I 2 C buss interface 8 kanaler PWM Tre synkrona serieportar (SPI) 6
7 D omvandlare Två D omvandlare med 8 multiplexade kanaler dvs dsbara a en kanal a per omvandlare samtidigt 8 eller 10 bitar 7 µs omvandlingstid/kanal dvs max samplingsfrekvens 1/ 7 µs 140 khz vid en kanal 140/8 = 17,8 khz vid åtta kanaler Timer 16 bitars räknare 16 bitars modulo nedräknare med 4 bitars prescaler Kortaste tid: 1 klockpuls 1/8 MHz = 125 ns Längsta tid: 2 4 *2 16 klockpulser = *125 ns ~ 131 ms Prescaler Modulo nedräknare Fyra 8 bitars pulsräknare som kan användas som två 16 bitars pulsräknare Flexibla avbrottsfunktioner Åtta 16 bitars register för input capture och output compare 7
8 Timer forts Input capture används för att vid ett triggvillkor lagra räknarens nuvarande värde Output compare används för att ge signal eller avbrott då räknaren har nått ett visst värde Tillsammans kan de användas för timingfunktioner Läs räknaren via input capture Lägg på en offset till värdet Lagra värdet i output compare register Vänta till dess räknaren har detta värde Output compare signalerar t ex via avbrott synkron serieport (SCI) Två vanliga serieportar I enklaste form (som här) bara en sändledning (Tx) och en mottagningsledning (Rx) samt jord nvänder en konfigurerbar överföringshastighet (Baudrate) typiskt 9,6 115,2 kbaud Inga speciella synkroniseringssignaler Synkronisering via start och stoppbitar i dataflödet Svag synkronisering ger låg överföringshastighet 8
9 Synkron serieport (SPI) Tre synkrona serieportar Master/slave protokoll styrt av mastern Fyra yasg signaler ae Därav två signaler för data Master Out Slave In Master In Slave Out och två signaler för synkronisering SCLK serieklocka slave select Snabbare än SCI pga synkroniseringen, upp till 10 MHz CN interface Bussinterface, alla enheter kan sända och ta emot meddelanden Balanserad tvåtrådsbuss via extern CN driver Normalhastighet 1 Mbps Max 8 byte data per meddelande Meddelandebaserat Varje meddelande innehåller en 11 eller 29 bitars identifierare Enheter är konfigurerade för att ta emot och sända meddelanden med en eller flera av dessa identifierare Flera mottagare kan ta emot samma meddelande Sändare och mottagare har alltså inga egna adresser CN har förmåga att upptäcka om flera enheter försöker sända samtidigt på bussen Identifieraren ger prioritet till meddelandet och sändare med meddelanden av lägre prioritet avbryter sändningen för att försöka sända lite senare 9
10 I2C buss Bussinterface med en master och en eller flera slavar ll kommunikation initieras av mastern Slavarnasvarar påanropfrånmastern Två ledningar Databussledning Serieklockledning Tre hastigheter slow, 100 Kbps fast, 400 Kbps high speed, 3,4 Mbps Åtta kanaler Pulsbreddsmodulering (PWM) nvänds för styrning En form av D/ omvandling Hos en signal med konstant frekvens varieras pulskvoten Pulskvot = Tid för etta/periodtid*100% Högre pulskvot motsvarar högre signalvärde Via lågpassfiltrering av signalen kan pulsen elimineras och vi får en analog signal som varierar i storlek i takt med pulskvoten nvänds bl a i klass D förstärkare digital förstärkare 10
11 Pulsbreddsmodulering (PWM) forts. MC9S12DG256B VR [40] VREGEN [97] V1 [14] V2 [66] 256K Byte Flash EEPROM 12K Byte RM 4K Byte EEPROM Voltage Regulator TD0 VRL VDD V N0 N1 N2 N3 N4 N5 N6 N7 D0 PD00 [67] PD01 [69] PD02 [71] PD03 [73] PD04 [75] PD05 [77] PD06 [79] PD07/ETRIG0 [81] TD1 VRL VDD V N8 N9 N10 N11 N12 N13 N14 N15 D1 [84] VRL [85] VDD [83] V [86] PD08 [68] PD09 [70] PD10 [72] PD11 [74] PD12 [76] PD13 [78] PD14 [80] PD15/ETRIG1 [82] Portar Single-wire Background MODC/TGHI/BKGD [23] Debug Module XFC [44] Clock and VPLL [45] PLL Reset EXTL [46] Generation XTL [47] Module RESET [42] XIRQ PE0 [56] IRQ PE1 [55] R/W PE2 [54] LSTRB/TG0 PE3 [53] ECLK PE4 [39] MOD/IPIPE0 PE5 [38] MODB/IPIPE1 PE6 [37] NOCC/XCLKS PE7 [36] TEST [48] P7 [64] PTE P6 [63] DDRE P5 [62] P4 [61] P3 [60] P2 [59] P1 [58] P0 [57] ddress/data Bus DDR PT XIRQ IRQ R/W LSTRB ECLK MOD MODB NOCC/XCLKS DDR15 DDR14 DDR13 DDR12 DDR11 DDR10 DDR9 DDR8 CPU12 Periodic Interrupt COP Watchdog Clock Monitor Breakpoints System Integration Module (SIM) DDRB PTB PB7 [31] PB6 [30] PB5 [29] PB4 [28] PB3 [27] PB2 [26] PB1 [25] PB0 [24] DDR7 DDR6 DDR5 DDR4 DDR3 DDR2 DDR1 DDR0 PPGE Enhanced Capture Timer SCI0 SCI1 SPI0 RXCN CN0 TXCN RXCN CN4 TXCN Module to Port Routing PIX0 PIX1 PIX2 PIX3 PIX4 PIX5 ECS IOC0 IOC1 IOC2 IOC3 IOC4 IOC5 IOC6 IOC7 DDRM DDRS DDRT DDRK PTM PTS PTT PTK PK0 [8] XDDR14 PK1 [7] XDDR15 PK2 [6] XDDR16 PK3 [5] XDDR17 PK4 [20] XDDR18 PK5 [19] XDDR19 PK7 [108] ECS/ROMCTL PT0 [9] IOC0 PT1 [10] IOC1 PT2 [11] IOC2 PT3 [12] IOC3 PT4 [15] IOC4 PT5 [16] IOC5 PT6 [17] IOC6 PT7 [18] IOC7 PS0 [89] 0 PS1 [90] 0 PS2 [91] 1 PS3 [92] 1 PS4 [93] 0 PS5 [94] M0SI0 PS6 [95] 0 PS7 [96] 0 PM0 [105] RXCN0 PM1 [104] TXCN0 PM2 [103] RXCN0 0 PM3 [102] TXCN0 0 PM4 [101] RXCN0 RXCN4 M0SI0 PM5 [100] TXCN0 TXCN4 0 PM6 [88] RXCN4 PM7 [87] TXCN4 Portar Wide Bus DT15 DT14 DT13 DT12 DT11 DT10 DT9 DT8 DT7 DT6 DT5 DT4 DT3 DT2 DT1 DT0 IIC SD SCL KWJ0 KWJ1 KWJ6 KWJ7 DDRJ PTJ PJ0 [22] PJ1 [21] PJ6 [99] PJ7 [98] RXCN0 RXCN4 SD TXCN0 TXCN4 SCL Narrow Bus DT7 DT6 DT5 DT4 DT3 DT2 DT1 DT0 Internal Logic 2.5V I/O Driver 5V VDDx [107] V1 [14] Vx [106] PWM PWM0 PWM1 PWM2 PWM3 PWM4 PWM5 PWM6 PWM7 KWP0 KWP1 KWP2 KWP3 KWP4 KWP5 KWP6 KWP7 DDRP PTP PP0 [4] PWM0 1 PP1 [3] PWM1 M0SI1 PP2 [2] PWM2 1 PP3 [1] PWM3 1 PP4 [112] PWM4 2 PP5 [111] PWM5 M0SI2 PP6 [110] PWM6 2 PP7 [109] PWM7 2 V2 [66] PLL 2.5V VPLL [45] /D Converter 5V & Voltage Regulator Reference VDD [83] V [86] SPI1 SPI2 KWH0 KWH1 KWH2 KWH3 KWH4 KWH5 KWH6 KWH7 DDRH PTH PH0 [52] 1 PH1 [51] M0SI1 PH2 [50] 1 PH3 [49] 1 PH4 [35] 2 PH5 [34] M0SI2 PH6 [33] 2 PH7 [32] 2 Voltage Regulator 5V & I/O VR [40] 11
12 Portar Inportar lternativa användningar Inte komplett port In /utportar In /utport eller periferienhet MC9S12DG256B VR [40] VREGEN [97] V1 [14] V2 [66] 256K Byte Flash EEPROM 12K Byte RM 4K Byte EEPROM Voltage Regulator TD0 VRL VDD V N0 N1 N2 N3 N4 N5 N6 N7 D0 PD00 [67] PD01 [69] PD02 [71] PD03 [73] PD04 [75] PD05 [77] PD06 [79] PD07/ETRIG0 [81] TD1 VRL VDD V N8 N9 N10 N11 N12 N13 N14 N15 D1 [84] VRL [85] VDD [83] V [86] PD08 [68] PD09 [70] PD10 [72] PD11 [74] PD12 [76] PD13 [78] PD14 [80] PD15/ETRIG1 [82] Single-wire Background MODC/TGHI/BKGD [23] Debug Module XFC [44] Clock and VPLL [45] PLL Reset EXTL [46] Generation XTL [47] Module RESET [42] XIRQ PE0 [56] IRQ PE1 [55] R/W PE2 [54] LSTRB/TG0 PE3 [53] ECLK PE4 [39] MOD/IPIPE0 PE5 [38] MODB/IPIPE1 PE6 [37] NOCC/XCLKS PE7 [36] TEST [48] P7 [64] PTE P6 [63] DDRE P5 [62] P4 [61] P3 [60] P2 [59] P1 [58] P0 [57] ddress/data Bus DDR PT XIRQ IRQ R/W LSTRB ECLK MOD MODB NOCC/XCLKS DDR15 DDR14 DDR13 DDR12 DDR11 DDR10 DDR9 DDR8 CPU12 Periodic Interrupt COP Watchdog Clock Monitor Breakpoints System Integration Module (SIM) DDRB PTB PB7 [31] PB6 [30] PB5 [29] PB4 [28] PB3 [27] PB2 [26] PB1 [25] PB0 [24] DDR7 DDR6 DDR5 DDR4 DDR3 DDR2 DDR1 DDR0 PPGE Enhanced Capture Timer SCI0 SCI1 SPI0 RXCN CN0 TXCN RXCN CN4 TXCN Module to Port Routing PIX0 PIX1 PIX2 PIX3 PIX4 PIX5 ECS IOC0 IOC1 IOC2 IOC3 IOC4 IOC5 IOC6 IOC7 DDRM DDRS DDRT DDRK PTM PTS PTT PTK PK0 [8] XDDR14 PK1 [7] XDDR15 PK2 [6] XDDR16 PK3 [5] XDDR17 PK4 [20] XDDR18 PK5 [19] XDDR19 PK7 [108] ECS/ROMCTL PT0 [9] IOC0 PT1 [10] IOC1 PT2 [11] IOC2 PT3 [12] IOC3 PT4 [15] IOC4 PT5 [16] IOC5 PT6 [17] IOC6 PT7 [18] IOC7 PS0 [89] 0 PS1 [90] 0 PS2 [91] 1 PS3 [92] 1 PS4 [93] 0 PS5 [94] M0SI0 PS6 [95] 0 PS7 [96] 0 PM0 [105] RXCN0 PM1 [104] TXCN0 PM2 [103] RXCN0 0 PM3 [102] TXCN0 0 PM4 [101] RXCN0 RXCN4 M0SI0 PM5 [100] TXCN0 TXCN4 0 PM6 [88] RXCN4 PM7 [87] TXCN4 Kontroll av pagat minne Wide Bus DT15 DT14 DT13 DT12 DT11 DT10 DT9 DT8 DT7 DT6 DT5 DT4 DT3 DT2 DT1 DT0 IIC SD SCL KWJ0 KWJ1 KWJ6 KWJ7 DDRJ PTJ PJ0 [22] PJ1 [21] PJ6 [99] PJ7 [98] RXCN0 RXCN4 SD TXCN0 TXCN4 SCL Narrow Bus DT7 DT6 DT5 DT4 DT3 DT2 DT1 DT0 Internal Logic 2.5V I/O Driver 5V VDDx [107] V1 [14] Vx [106] PWM PWM0 PWM1 PWM2 PWM3 PWM4 PWM5 PWM6 PWM7 KWP0 KWP1 KWP2 KWP3 KWP4 KWP5 KWP6 KWP7 DDRP PTP PP0 [4] PWM0 1 PP1 [3] PWM1 M0SI1 PP2 [2] PWM2 1 PP3 [1] PWM3 1 PP4 [112] PWM4 2 PP5 [111] PWM5 M0SI2 PP6 [110] PWM6 2 PP7 [109] PWM7 2 V2 [66] PLL 2.5V VPLL [45] /D Converter 5V & Voltage Regulator Reference VDD [83] V [86] SPI1 SPI2 KWH0 KWH1 KWH2 KWH3 KWH4 KWH5 KWH6 KWH7 DDRH PTH PH0 [52] 1 PH1 [51] M0SI1 PH2 [50] 1 PH3 [49] 1 PH4 [35] 2 PH5 [34] M0SI2 PH6 [33] 2 PH7 [32] 2 Voltage Regulator 5V & I/O VR [40] 12
13 Pagat minne Två typer av pagat minne Internt pagat minne 14 olika minnesareor om 16K kan placeras i adressarean 0x8000 0xBFFF ktuell area väljes via skrivning till PPGE registret på adress 0x30 med något av värdena 0x30 0x3D Internt pagat minne #define PPGE 0x0030 #define PPGE 0x0030 movb #0x32,PPGE 13
14 Externt pagat minne 48 olika externa minnesareor om 16K kan placeras i adressarean 0x8000 0xBFFF ktuell area väljes via skrivning till PPGE registret på adress 0x30 med något av värdena 0x00 0x2F De externa minnena måste ha fysiska adresser och adresseras via 13 0 i den externa adressbussen (port och PortB) samt via XDDR14 XDDR19 i PortK XDDR14 XDDR19 används då som högre adressledningar för ett chip eller för att aktivera olika chip 14
Adressrum, programmerarens bild
EDA 480 2009/2010 MC68HC12, Uppbyggnad.pdf Ur innehållet: Datorns byggblock Busskommunikation Synkron buss Asynkron buss Multiplex-buss avkodning för minne och I/O Minnesavbildad I/O Direktadresserad I/O
Läs merAtt läsa en manual. Exempel Timern ECT_16B8C. Läs den allmänna beskrivningen (Overview) Vi ser att grundfunktionen är en räknare med prescaler
Att läsa en manual Exempel Timern ECT_16B8C Läs den allmänna beskrivningen (Overview) Vi ser att grundfunktionen är en räknare med prescaler 1 Läs om speciella egenskaper (Features) I övrigt har vi Input
Läs merDAT 015 Maskinorienterad programmering 2010/2011. Uppbyggnad_och_funktion.pdf
DAT 015 Maskinorienterad programmering 2010/2011 Uppbyggnad_och_funktion.pdf Ur innehållet: Bussystem, intern kommunikation i datorsystemet Adressavkodning, hur primärminne och I/O-enheter kan anslutas
Läs merDigital och Datorteknik EDA /2011. EDA 451 Digital och datorteknik 2010/2011. Uppbyggnad_och_funktion.pdf
EDA 451 Digital och datorteknik 2010/2011 Uppbyggnad_och_funktion.pdf Ur innehållet: Bussystem, intern kommunikation i datorsystemet Adressavkodning, hur primärminne och I/O-enheter kan anslutas Olika
Läs merAdressavkodning - busskommunikation
Adressavkodning - busskommunikation Kompendie kapitel 10 Bussystem adressbuss databuss styrbuss Ur innehållet: Bussystem, intern kommunikation i datorsystemet Adressavkodning, hur primär och I/O-enheter
Läs merDigital- och datorteknik
Digital- och datorteknik Föreläsning #23 Biträdande professor Jan Jonsson Institutionen för data- och informationsteknik Chalmers tekniska högskola Översikt När flera minnesmoduler placeras i processorns
Läs merBeskrivning av porthantering i mikroprocessorn SAM3U som används på vårt labkort SAM3U- EK.
Tomas Nordström Högskolan i Halmstad Dokumentversion 0.1, 2012-04- 01 Beskrivning av porthantering i mikroprocessorn SAM3U som används på vårt labkort SAM3U- EK. Informationen till detta kompendium är
Läs merF7: I/O hantering. Asynkron och synkron busscykel 68000 Bussfördelning. Periferikretsar
1 F7: I/O hantering Periferikretsar ADC, DAC, UART, etc. Databussar Seriella bussar I 2 C USB CAN Systembussar PCI VME Asynkron och synkron busscykel 68000 Bussfördelning 1 Periferikretsar ADC/DAC Räknare
Läs merMinneselement,. Styrteknik grundkurs. Digitala kursmoment. SR-latch med logiska grindar. Funktionstabell för SR-latchen R S Q Q ?
Styrteknik grundkurs Digitala kursmoment Binära tal, talsystem och koder Boolesk Algebra Grundläggande logiska grindar Minneselement, register, enkla räknare Analog/digital omvandling SR-latch med logiska
Läs merDigital- och datorteknik
Digital- och datorteknik Föreläsning #23 Översikt När flera smoduler placeras i processorns adressrum ansluts modulernas adressingångar till motsvarande ledningar i en. Övriga adressledningar i bussen
Läs merMC11. Enkortsdator. MC11 - Hårdvarubeskrivning. MC68HC11 är Motorola INC MS-DOS är Microsoft Corporation MC11, MC68 och MD68k är microlf
MC11 Enkortsdator Hårdvarubeskrivning MC68HC11 är Motorola INC MS-DOS är Microsoft Corporation MC11, MC68 och MD68k är microlf Dokument: MC11 - Hårdvarubeskrivning Id. nummer: 131-xx Denna handbok utgör
Läs merPeriferikretsar. ADC/DAC Räknare Realtidsklocka Timer Interrupthanterare UART (Universal Asynchronous Reciever and Transmitter) Seriell dataöverföring
Periferikretsar ADC, DAC, UART, etc. Databussar Seriella bussar I 2 C USB CAN Systembussar PCI VME F7: I/O hantering Asynkron och synkron busscykel 68000 Bussfördelning 1 Periferikretsar ADC/DAC Räknare
Läs merGPIO - General Purpose Input Output
GPIO - General Purpose Input Output Ur innehållet: Ideala och verkliga signaler Bitvis in- och utmatning Anslutning - fysiskt gränssnitt F407 - GPIO-modul tillämpningar Läsanvisningar: Arbetsbok avsnitt
Läs merFöreläsningsanteckningar till Konstruktionsmetoder 981027
Föreläsningsanteckningar till Konstruktionsmetoder 981027 Jämförelse mellan 68705P3 och 16F84 externt MC68705P3 PIC16F84 I/O 20 13 Kapsling 28-pin DIL 18-pin DIL Drivförmåga på pinnar PortB 10mA Sink,
Läs merEffektpedal för elgitarr
EITF11 - Digitala Projekt Effektpedal för elgitarr Handledare: Bertil Lindvall Ivan Rimac (I05) Jimmy Lundberg (I08) 2011-05-10 Contents Bakgrund... 3 Kravspecifikation... 3 Kravspecifikation Effektpedal...
Läs merFacit till övningsuppgifter Kapitel 13 Anslutning av minnes- och I/O-moduler till buss 13-1
Facit till övningsuppgifter Kapitel 13 Anslutning av minnes- och I/O-moduler till buss 13-1 13.1 a) Minneskapseln har 10 st adressledningar, vilket innebär att den har 2 10 = 1024 adresser, var och med
Läs merLista på registeruppsättningen i PIC16F877A Datablad TTL-kretsar 74-serien
DIGITAL- OCH MIKRODATORTEKNIK, U2 11-01-12 09.00 13.00 Tillåtna hjälpmedel: Instruktionslista PIC16F877A Lista på registeruppsättningen i PIC16F877A Datablad TTL-kretsar 74-serien Fullständiga lösningar
Läs merMinnen delas in i två huvudgrupper, permanenta och icke permanenta. Non-volatile and volatile.
CT3760 Mikrodatorteknik Föreläsning 2 Tisdag 2005-08-30 Minnestyper. Atmega 16 innehåller följande minnestyper: SRAM för dataminne FLASH för programminne EEPROM för parametrar och konstanter. Minnen delas
Läs merAnvändarmanual. FXIO-Gateway. FXIO-Gateway Användarmanual. INUX AB Katrinedalsg. 3, Borås
Användarmanual FXIO-Gateway INUX AB Katrinedalsg. 3, 504 51 Borås http://www.inux.se Copyright 2010 Uppdaterad 2010-04-09 Copyright 2010 INUX AB 1 Innehållsförteckning 1. Produktbeskrivning...3 2. Handhavande...3
Läs merGPIO - General Purpose Input Output
GPIO - General Purpose Input Output Ur innehållet: Digital IO Ideala och verkliga signaler Bitvis in- och utmatning Anslutning - fysiskt gränssnitt F407 - GPIO-modul tillämpningar Programmering av enkelt
Läs mer2 UPPBYGGNAD OCH FUNKTION
UTKAST 27/9 2010 - Uppbyggnad och funktion 2 UPPBYGGNAD OCH FUNKTION Detta kapitel ägnas åt metoder och principer som används för att bygga upp ett komplett datorsystem bestående av centralenhet, minne
Läs merStyrteknik distans: Minneselement, register, räknare, AD-omv D4:1
Styrteknik distans: Minneselement, register, räknare, AD-omv D4:1 Digitala kursmoment D1 Binära tal, talsystem och koder D2 Boolesk Algebra D3 Grundläggande logiska grindar D4 Minneselement, register,
Läs merAvbrottshantering. Övningsuppgifter
Avbrottshantering Övningsuppgifter 2013 Besvara kortfattat följande frågor rörande CPU12. Redogör för vad som händer vid RESET och varför detta sker. Förklara kortfattat vad som händer vid ett IRQ avbrott
Läs merDatakommunikation med IR-ljus.
Datakommunikation med -ljus. I den här uppgiften skall du kommunicera med hjälp av infrarött () ljus. Du skall kunna sända tecken från tangentbordet samt ta emot tecken och visa dem på skärmen. Genom att
Läs merEmulator EMX-11 Handledning
Emulator EMX-11 Handledning 2000-09-13 MICRONYM 2 Emulator EMX-11 Innehåll 1 Allmänt...4 2 Emulering...5 2.1 Beskrivning av emulatorn...5 2.1.1 Emulatorkortet...7 2.1.2 Emuleringskontakten...9 2.2 Anslutningar...11
Läs merDokumentation för funktionsblocksbibliotek MwaCOMLI
Dokumentation för funktionsblocksbibliotek MwaCOMLI 1. Allmänt... 2 1.1. Versionshistoria... 2 1.2. Implementerade Telegram... 3 1.3. Adressering Flaggor... 4 1.4. Registervärden... 5 2. Fboxar... 6 2.1.
Läs merA-del motsvarande KS1
MÄLARDALENS HÖGSKOLA Institutionen för elektroteknik Tentamen Mikrodatorteknik CT3760 Datum 2005-10-28 Tid 08.30 12.30 Svar till A- och B-del A-del motsvarande KS1 Uppgift A1. Vad blir resultatet då instruktionen
Läs merBussar och I/O. samt. vad kan man göra med NEXYS3
Bussar och I/O samt vad kan man göra med NEXYS3 Den närmaste framtiden Grupp bildad Klar fredag 1600 Kravspec klar Vad ska ni bygga? Designskiss börjar Hur ska ni bygga den?... 5 6 7 8 9 PIPE-LAB UART-LAB
Läs merProgrammering av inbyggda system
Programmering av inbyggda system Synkronisering och undantag Ur innehållet: Synkronisering: hur hanteras situationer när datorn ska kommunicera med en annan enhet med okänd arbetstakt? Vi ansluter en skrivare
Läs merLäsminne Read Only Memory ROM
Läsminne Read Only Memory ROM Ett läsminne har addressingångar och datautgångar Med m addresslinjer kan man accessa 2 m olika minnesadresser På varje address finns det ett dataord på n bitar Oftast har
Läs merF2: Motorola Arkitektur. Assembler vs. Maskinkod Exekvering av instruktioner i Instruktionsformat MOVE instruktionen
68000 Arkitektur F2: Motorola 68000 I/O signaler Processor arkitektur Programmeringsmodell Assembler vs. Maskinkod Exekvering av instruktioner i 68000 Instruktionsformat MOVE instruktionen Adresseringsmoder
Läs merLaboration 4: Knappstuds Drivrutiner för att eliminera störningar.
ATMega16 Laborationer av Kjell 2 Rev:5 Datum: 29.09.2010 Page 1 of 7 Laboration 4: Knappstuds Drivrutiner för att eliminera störningar. Inledning: Laborationskortet EasyAVR6 har bland annat tryckknappar
Läs merDatorteknik. Tomas Nordström. Föreläsning 6. För utveckling av verksamhet, produkter och livskvalitet.
Datorteknik Tomas Nordström Föreläsning 6 För utveckling av verksamhet, produkter och livskvalitet. Föreläsning 6 Vad händer vid uppstart SoC och Kringkretsar, PIO Programmering i Assembler Lab2 genomgång
Läs merMicroprocessor / Microcontroller
Microprocessor / Microcontroller Varför? Industrial Electrical Engineering and Automation Billiga Innehåller bara det nödvändigaste Kräver få kringkomponenter Enkla att programmera PIC16F887 PIC16F887
Läs merAVR 3 - datorteknik. Avbrott. Digitala system 15 hp. Förberedelser
Namn: Laborationen godkänd: Digitala system 15 hp AVR 3 - datorteknik LTH Ingenjörshögskolan vid Campus Helsingborg Avbrott. Syften med den här laborationen är att introducera avbrott. Avbrott som uppkommer
Läs merLABORATION DATORKONSTRUKTION TSEA83 UART. Namn och personnummer. Version: 1.0 2013 (OS)
LABORATION DATORKONSTRUKTION TSEA83 UART Version: 1.0 2013 (OS) Namn och personnummer Godkänd 1 blank sida 2 Innehåll 1 Inledning 5 1.1 Syfte................................. 5 1.2 Förberedelser............................
Läs merSVAR TILL TENTAMEN I DATORSYSTEM, VT2013
Rahim Rahmani (rahim@dsv.su.se) Division of ACT Department of Computer and Systems Sciences Stockholm University SVAR TILL TENTAMEN I DATORSYSTEM, VT2013 Tentamensdatum: 2013-03-21 Tentamen består av totalt
Läs merLEU240 Mikrodatorsystem Laboration 2: Ett komplett avbrottsstyrt system med in- och utenheter
Institutionen för data- och informationsteknik 2011-11-07 : Ett komplett avbrottsstyrt system med in- och utenheter Inledning Vid resten av kursens labtillfällen så kommer vi att steg för steg bygga upp
Läs merLABORATION PIC-PROGRAMMERARE
Laborationsansvarig: Examinator: Anders Arvidsson Bengt Magnhagen Utskriftsdatum: 1998-02-13 Laborant: Godkänd den: / - Sign: Abstract This hands-on session aims at giving the student a useful PIC16x84
Läs merCanCom 8 DIGITAL I/O DIGITAL V3.70. Specifikation Specification. Utgångar Output EMC EMC 2004/108/EC
CanCom 8 DIGITAL I/O DIGITAL V3.70 Specifikation Specification Matningsspänning Power supply 10-30 VDC Spänningsrippel Voltage ripple
Läs merCOMBI-36 36-Kanalers Kombinations Modul
COMBI-36 36-Kanalers Kombinations Modul Allmänt 12 digitala ingångar, 8 digitala utgångar, 8 analoga ingångar, 8 analoga utgångar Optimal beträffande storlek och funktion Jackbara anslutningsplintar RS-485
Läs merProjektlaboration 4, synkronisering av klockan
Namn: Laborationen godkänd: Digitala system 15 p L T H I n g e n j ö r s h ö g s k o l a n v i d C a m p u s H e l s i n g b o r g Datorprojekt, del 4 Projektlaboration 4, synkronisering av klockan Asynkron
Läs mer- Digitala ingångar och framförallt utgångar o elektrisk modell
Elektroteknik för MF1016. Föreläsning 8 Mikrokontrollern ansluts till omvärden. - Analoga ingångar, A/D-omvandlare o upplösningen och dess betydelse. o Potentiometer som gasreglage eller volymratt. o Förstärkning
Läs merMicroprocessor / Microcontroller. Industrial Electrical Engineering and Automation
Microprocessor / Microcontroller Varför? Billiga Innehåller bara det nödvändigaste Kräver få kringkomponenter Enkla att programmera PIC16F887 PIC16F887 In- och utgångar Pinnar på PIC16F887 Exempel: pinne
Läs merLåskretsar och Vippor
Låskretsar och Vippor Låskretsar (latch) och vippor (flip-flop) är kretsar med minnesfunktion. De ingår i datorns minnen och i processorns register. SR-låskretsen är i princip datorns minnescell Q=1 Q=0
Läs merEmulator EM-11. Handledning
Emulator EM-11 Handledning 1999 2 Innehåll 1 Allmänt...5 2 Emulering...6 2.1 Beskrivning av emulatorn...6 2.1.1 Emulatorkortet...8 2.1.2 Emuleringskontakter...10 2.2 Anslutningar...12 3 Emulatorns funktion...13
Läs merBDM12 Användarbeskrivning. Introduktion
Versioner/ändringar 1.0 2003-07 1.01 BUGFIX: FLASH unsecure algoritm 1.02 Fördröjning vid flash-prog. Statusutskrift under programmeringen. Programmeringsalgoritmen hanterar nu även 'bankade' minnet. Översättning
Läs merProgrammering av inbyggda system. Seriekommunikation. Viktor Kämpe
Seriekommunikation Viktor Kämpe Sändare Data buss Mottagare Data buss CS OE Data egister OE Data egister E Clock Shift egister xd Serial data out Serial data in xd Clock Shift egister Sändare och mottagares
Läs merDigitalt eller Analogt
Digitalt eller Analogt digitalt: q 0 255 q 7 q 6 q 5 q 4 q 3 q 2 q 1 q 0 1 ½ ¼ 1/8 1/16 1/32 1/64 1/128 eller analogt? q Digital style Old school Digital Analogomvandlare? b 7 b 6 b 5 b 4 b 3 b 2 b 1 b
Läs merEnchipsdatorer med tillämpningar LABORATION 7, ROBOT
Enchipsdatorer med tillämpningar LABORATION 7, ROBOT Laborationsansvariga: Anders Arvidsson Utskriftsdatum: 2005-05-14 Laboranter: 1 Syfte Denna laboration syftar till att introducera interrupt och watchdog
Läs merF9: Minne. Sammansättning av minnesgrupper Ansluta minne till 68000 Interface till olika typer av minnen Användningsområden.
1 F9: Minne Minneskonfiguration Sammansättning av minnesgrupper Ansluta minne till 68000 Interface till olika typer av minnen Användningsområden 1 Minnen Minneskapslar kommer i olika storlekar, antal adresspinnar
Läs merF8: Undantagshantering
F8: Undantagshantering Undantagshantering i 68 Vad är ett undantag? Typer av undantag Att skriva undantagsrutiner Undantagshantering, vad och varför? Exempel: Ett system ska mäta temperatur var :e sekund
Läs merKanalprocessor T-05 / DIGITAL 5870
SE-1 040928 50010 Kanalprocessor FAKTA T-05 KANALPROCESSOR (DIGITAL) Bredbandig utgång 470 860 MHz AGC (automatisk förstärkningsreglering) Grannkanalduglig Programmerbar via extern programmerare eller
Läs merMIKRODATORTEKNIK 2012 INNEHÅLLSFÖRTECKNING
MIKRODATORTEKNIK 2012 INNEHÅLLSFÖRTECKNING 1. INLEDNING 1.1. Milstolpar i datorns historia 1.2. Några viktiga begrepp 1.3. Mikrodatorns användningsområden 2. TALSYSTEM, KODER OCH BINÄR ARITMETK 2.1. Binära
Läs merÖvning1 Datorteknik, HH vt12 - Talsystem, logik, minne, instruktioner, assembler
Övning1 Datorteknik, HH vt12 - Talsystem, logik, minne, instruktioner, assembler Talsystem Talsystem - binära tal F1.1) 2 n stycken tal från 0 till 2 n 1 F1.2) 9 bitar (512 kombinationer) Talsystem - 2-
Läs merFormula Blue. Digitala Projekt 8p. Jesper Ferm E02 Carl Hakenäs E04
Formula Blue Digitala Projekt 8p Jesper Ferm E02 Carl Hakenäs E04 Abstract The purpose with this project was to get some understanding how Bluetooth works and how to use it in practical applications. A
Läs merEDA480/EDA485 - Maskinorienterad programmering, tentamen 2006-xx-xx 1(7)
EDA480/EDA485 - Maskinorienterad programmering, tentamen 2006-xx-xx 1(7) 1. Motivation ROM. 8kbyte 2 3 2 10 byte 13 Adressbitar [A12,A0] direkt till ROM-kapsel. RWM. 32kbyte 2 5 2 10 byte 15 Adressbitar
Läs mer%HQJW0DJQKDJHQ,QJHQM UVK JVNRODQL- QN SLQJ &RS\ULJKW%HQJW0DJQKDJHQ/L7+
%HQJW0DJQKDJHQ,QJHQM UVK JVNRODQL- QN SLQJ TEST! Vad är testets mål? Vad är testets problem? Vad är testbar elektronik? Vad är design för testbarhet? Scan och Boundary Scan teknik Volt Specifikt mätvärde
Läs merBussar och I/O. samt. vad kan man göra med NEXYS3. Nexys3. Prog + spänningsmatning. Expansionskort
Bussar och I/O samt vad kan man göra med NEXYS3 Prog + spänningsmatning mha USB Nexys3 Expansionskort 1 Basic I/O Master.ucf (User Constraints File) ## 7 segment display Net "seg" LOC = T17 IOSTANDARD
Läs merProgrammering av inbyggda system 2013/2014
Programmering av inbyggda system 2013/2014 CPU12 Reference Guide Stencil: Assemblerprogrammering.pdf Ur innehållet: Räknarkretsar ( TIMERS ) Pulsbreddsmodulering ( PM ) Analog-/Digital- omvandling ( AD
Läs merKanalprocessor Ref: 5179
Kanalprocessor Ref: 5179 Svensk...2 15 DigiSmart 5179 måste programmeras med PCT-4.0 VHF/UHF Innehåll Kanalprocessor...2 T-05 serien...3 Montering...3 Anslutningar...4 Handprogrammerare...5 Programmering...
Läs merHW-proj ver 3, ett kortsystem
HW-proj ver 3, ett kortsystem (C) Francis Görmarker 199 Detta dokument beskriver projektet där hårdvara för ett generellt mikrodatorkort och ett bussystem för diverse styrsystem, MIDI mm konstrueras. Korten
Läs merSekvensnät. William Sandqvist
Sekvensnät Om en och samma insignal kan ge upphov till olika utsignal, är logiknätet ett sekvensnät. Det måste då ha ett inre minne som gör att utsignalen påverkas av både nuvarande och föregående insignaler!
Läs merDESIGN AV SEKVENTIELL LOGIK
DESIGN AV SEKVENTIELL LOGIK Innehåll Timing i synkrona nätverk Synkrona processer i VHDL VHDL-kod som introducerar vippor (flip-flops) och latchar Initiering av register Mealy- och Moore-maskiner i VHDL
Läs merRM = HC11 Reference Manual HiP = HC11 i praktiken (Häfte25) H26 = Häfte nr 26 Datablad IAR# = IAR:s manual kapitelnr...
Inlärningsfrågor Datorteknik I RM = HC11 Reference Manual HiP = HC11 i praktiken (Häfte25) H26 = Häfte nr 26 Datablad IAR# = IAR:s manual kapitelnr... A. Mikrodatorsystem 1. Vilka block kan man säga att
Läs merAnsvarig lärare: Olof Andersson, Telefon 021-101314 (besöker skrivsalen)
MÄLRLENS HÖGSKOL Institutionen för elektroteknik Tentamen Mikrodatorteknik T3760 atum 2005-10-28 Tid 08.30 12.30 nsvarig lärare: Olof ndersson, Telefon 021-101314 (besöker skrivsalen) Om du klarat samtliga
Läs merEtt program som frågar regelbundet om något skall utföras. Exempelvis om spänningen på ett batteri sjunkit under en viss nivå.
CT3760 Mikrodatorteknik Föreläsning 12 Torsdag 2006-10-05 Naxos Pollning Ett program som frågar regelbundet om något skall utföras. Exempelvis om spänningen på ett batteri sjunkit under en viss nivå. En
Läs merTrajexia Motionenhet
TJ1- Trajexia Motionenhet Motion Fristående avancerad motionstyrning med hjälp av Mechatrolink-II motionbuss 16-axlig avancerad motionkoordination över en robust och snabb motionlänk MECHATROLINK-II Stöder
Läs merDataöverföring på Parallell- och serieform MOP 11/12 1
Dataöverföring på Parallell- och serieform MOP 11/12 1 Parallell dataöverföring I digitala system finns ofta behovet att flytta ett eller flera dataord från ett ställe (sändare) till ett annat ställe (mottagare).
Läs merModbus. WAGO Contact SA TSS STR
Modbus WAGO Contact SA TSS STR 2011 1 Modbus över Ethernet En enorm mängd produkter stöder modbus. Modbus kallas ibland för automationens minsta gemensamma nämnare. Kanske är det för att modbus är relativt
Läs merDigital- och datorteknik
Digital- och datorteknik Föreläsning #21 Biträdande professor Jan Jonsson Institutionen för data- och informationsteknik Chalmers tekniska högskola Teknologier och hierarkier Minnestyper Vi har hittills
Läs merDigital Termometer J10 B4 A4 GND GND GND B1 GND GND GND GND B3 A3 +5V +5V A3 +5V A2 +5V +5V A2. +5v B16 A16 UREG UREG B1 6 AC AC A1 6 A6 6
Digital Termometer I den här uppgiften skall vi mäta temperaturen på ditt kaffe. Vi använder en termistor som temperaturkänslig givare och timerkretsen 555 som A/D omvandlare. Temperaturen presenterar
Läs merAngående buffer. clk clear >=1 =9?
10.VHDL3 Repetition buffer, record, loop kombinaoriska processer Varning latchar, hasard CPU-embryo VHDL-kod för mikromaskin med hämtfas Minnen i FGPA Distributed RAM (LUT) Block-RAM 1 Angående buffer
Läs merCanCom. Multimodul C700 V7. Specifikation. Inputs. Digital/Analog
CanCom Digital/Analog Multimodul C700 V7 Specifikation Power supply 12-30* VDC Voltage ripple
Läs mer0.1. INTRODUKTION 1. 2. Instruktionens opcode decodas till en språknivå som är förstålig för ALUn.
0.1. INTRODUKTION 1 0.1 Introduktion Datorns klockfrekvens mäts i cykler per sekund, eller hertz. En miljon klockcykler är en megahertz, MHz. L1 cache (level 1) är den snabbaste formen av cache och sitter
Läs merCanCom Multimodul 30
CanCom Multimodul 30 General specifications Power supply 10-30 VDC Number of I/O 16 I/O I/O address (default) 22-23 alt. 20-23 CAN-ID Operating system CanCom CanPro CPU MC9S08DZ60CLF Freescale Flash memory
Läs merMinnet. Minne. Minns Man Minnet? Aktivera Kursens mål: LV3 Fo7. RAM-minnen: ROM PROM FLASH RWM. Primärminnen Sekundärminne Blockminne. Ext 15.
Aktivera Kursens mål: LV3 Fo7 Konstruera en dator mha grindar och programmera denna Aktivera Förra veckans mål: Konstruktruera olika kombinatoriska nät som ingår i en dator. Studera hur addition/subtraktion
Läs merCanCom Multimodul 30
CanCom Multimodul 30 General specifications Power supply 10-30 VDC Number of I/O 16 I/O I/O address (default) 22-23 alt. 20-23 CAN-ID Operating system CanCom CanPro CPU MC9S08DZ60CLF Freescale Flash memory
Läs merDatorsystem 2 CPU. Förra gången: Datorns historia Denna gång: Byggstenar i en dators arkitektur. Visning av Akka (för de som är intresserade)
Datorsystem 2 CPU Förra gången: Datorns historia Denna gång: Byggstenar i en dators arkitektur CPU Visning av Akka (för de som är intresserade) En dators arkitektur På en lägre nivå kan vi ha lite olika
Läs merProvmoment: Ladokkod: Tentamen ges för: Tentamen TE111B El3. Namn: Personnummer: Tentamensdatum: 20120410 Tid: 14:00-18:00.
Mikrodatorteknik Provmoment: Ladokkod: Tentamen ges för: Tentamen TE111B El3 7,5 högskolepoäng Namn: Personnummer: Tentamensdatum: 20120410 Tid: 14:00-18:00 Hjälpmedel: Totalt antal poäng på tentamen:
Läs merElektro och Informationsteknik LTH. Laboration 6 A/D- och D/A-omvandling. Elektronik för D ETIA01
Elektro och Informationsteknik LTH Laboration 6 A/D- och D/A-omvandling Elektronik för D ETIA01 Peter Hammarberg Anders J Johansson Lund April 2008 Mål Efter laborationen skall du ha studerat följande:
Läs merTentamen i IE1204/5 Digital Design onsdagen den 5/
Tentamen i IE1204/5 Digital Design onsdagen den 5/6 2013 9.00-13.00 Tentamensfrågor med lösningsförslag Allmän information Examinator: Ingo Sander. Ansvarig lärare: William Sandqvist, tel 08-790 4487 (Kista
Läs merMaskinorienterad programmering
Externa avbrott Anslutning av extern avbrottsvippa, programmering med konfigurering och hantering av externa avbrott. Introduktion till time-sharing, enkel task-switch. Ur innehållet: NVIC och EXTI (SYSCFG)
Läs merDigitala projekt rapport
Digitala projekt rapport Alexander Westrup, d04aw@student.lth.se Martin Sandgren, d04ms@student.lth.se 4 december 2007 Innehåll 1 Abstract 1 2 Inledning 1 3 Arbetsgång 1 4 Hårdvara 1 4.1 Processor...............................
Läs merTentamen i IE1204/5 Digital Design onsdagen den 5/
Tentamen i IE1204/5 Digital Design onsdagen den 5/6 2013 9.00-13.00 Allmän information Exaator: Ingo Sander. Ansvarig lärare: William Sandqvist, tel 08-790 4487 (Kista IE1204) Tentamensuppgifterna behöver
Läs merHögskolan i Halmstad Digital- och Mikrodatorteknik 7.5p. Lista på registeruppsättningen i PIC16F877A Datablad TTL-kretsar 74-serien
DIGITAL- OCH MIKRODATORTEKNIK, U2 09.00 13.00 Tillåtna hjälpmedel: Instruktionslista PIC16F877A Lista på registeruppsättningen i PIC16F877A Datablad TTL-kretsar 74-serien Fullständiga lösningar skall inlämnas.
Läs merNormer: EMC: EN 61000-6-2, EN 61000-6-3 LVD: EN 60950 Matning:
Datoriserad Styr- och Övervakningsenhet (DUC) för Fastighetsautomation Teknisk Beskrivning Operatörspanel UCF48 / UCF32 UCF32 Max 96/48 signaler med lokal indikering, 3-färgade lysdioder (röd-gul-grön)
Läs merDigitala Projekt(EITF40) - Larm
Digitala Projekt(EITF40) - Larm Handledare: Bertil Lindvall Kristoffer Sätermark, dt08ks6 Magnus Johansson, dt08mj9 Innehåll 1 Introduktion 1 2 Kravspec 1 3 Hårdvara 2 3.1 knappsats och decoder........................
Läs merINGENJÖRSHÖGSKOLAN INGENJÖRSHÖGSKOLAN
Dagens föreläsning Inbyggnadsprocessorer - och programmering ❾ Översikt PIC-processorn ❿ Familj ❿ Flash / EPROM ❿ Introduktion: 16F84 ❾ ❿ Harvard / von Neumann ❿ CISC / RISC ❿ Pipelining ❾ Programmering
Läs merProgramallokering. Programtyper. Att placera program i flashrespektive. Program i FLASH-minne. Program i RAM-minne
Programallokering Att placera program i flashrespektive RAM-minne Program i FLASH-minne Bara lokala variabler Globala oinitierade variabler Globala initierade variabler Program med avbrott Program i RAM-minne
Läs merDigital- och datorteknik
Digital- och datorteknik Föreläsning #21 Biträdande professor Jan Jonsson Institutionen för data- och informationsteknik Chalmers tekniska högskola Teknologier och hierarkier Minnestyper Vi har hittills
Läs merHF0010. Introduktionskurs i datateknik 1,5 hp
HF0010 Introduktionskurs i datateknik 1,5 hp Välkommna - till KTH, Haninge, Datateknik, kursen och till första steget mot att bli programmerare! Er lärare och kursansvarig: Nicklas Brandefelt, bfelt@kth.se
Läs merLaboration i digitalteknik Datablad
Linköpings universitet Institutionen för systemteknik Datablad Datorteknik 2018 Laboration i digitalteknik Datablad TSEA22 Digitalteknik D TSEA51 Digitalteknik TSEA52 Digitalteknik I TDDC75 Diskreta strukturer
Läs merTENTAMEN Datorteknik (DO2005) D1/E1/Mek1/Ö1
Halmstad University School of Information Science, Computer and Electrical Engineering Tomas Nordström, CC-lab TENTAMEN Datorteknik (DO2005) D1/E1/Mek1/Ö1 Datum: 2012-05- 23 Tid och plats: 9:00 13:00 i
Läs merWebAccess och dess moduler
V8-10 för ECL Comfort 200 / 300 Beskrivning WebAccess-satsen möjliggör: Fjärrövervakning och styrning via Internet / Intranet Konfigureringsbara larminställningar och meddelanden till externa mottagare
Läs merFreeBSD i inbyggt system
FreeBSD i inbyggt system 1 2 Kraven Övervakning av telekomsystem. Dubbel nätverksanslutning Webserver SNMP Driftsäker -48V kraft 19 -montage Inga rörliga delar USB-device interface Larm utgångar 3 Applikationen
Läs merA/D D/A omvandling. Lars Wallman. Lunds Universitet / LTH / Institutionen för Mätteknik och Industriell Elektroteknik
A/D D/A omvandling Lars Wallman Innehåll Repetition binära tal Operationsförstärkare Principer för A/D omvandling Parallellomvandlare (Flash) Integrerande (Integrating Dual Slope) Deltapulsmodulation (Delta
Läs merRealtidsprogrammering. En introduktion Implementering (med exempel från PIC)
Realtidsprogrammering En introduktion Implementering (med exempel från PIC) Utan timing Periodtid varierar beroende på funktionernas exekveringstid. Specificera endast maxtid ( Worst case) och eventuellt
Läs merTyristoraggregat ECS SEMI 40-160A
Sida 1 (8) Tyristoraggregat ECS SEMI 40-160A Svensktillverkad tyristorstyrning av hög kvalitet! Tyratronic Automation AB tillverkar och säljer tyristorstyrning av hög kvalitet till konkurrenskraftiga priser!
Läs merEtt minneselements egenskaper. F10: Minneselement. Latch. SR-latch. Innehåll:
F: Minneselement Innehåll: - Latchar - Flip-Flops - egister - Läs- och skrivminne (andom-access Memory AM) - Läsminne (ead Only Memory OM) Ett minneselements egenskaper Generellt sett så kan följande operationer
Läs mer