F7: I/O hantering. Asynkron och synkron busscykel Bussfördelning. Periferikretsar
|
|
- Anna Ek
- för 2 år sedan
- Visningar:
Transkript
1 1 F7: I/O hantering Periferikretsar ADC, DAC, UART, etc. Databussar Seriella bussar I 2 C USB CAN Systembussar PCI VME Asynkron och synkron busscykel Bussfördelning 1 Periferikretsar ADC/DAC Räknare Realtidsklocka Timer Interrupthanterare UART (Universal Asynchronous Reciever and Transmitter) Seriell dataöverföring Parallellport PWM (Pulse Width Modulation) Kommunikationskretsar (I2C, CAN, Ethernet, etc.) 2 Page 1
2 2 Systembussar En databuss karakteriseras av Överföringshastighet (bytes/s) Klockhastighet (Hz) Bitbredd (bits) Överföringstyp (parallell/seriell) Adresseringsområde Databussar är ofta standardiserade Systemkomponenter kan återanvändas Ett väldefinierat och känt system är lättare att använda 3 Seriellabussar En seriell buss är en seriell kommunikations-kanal med kontroll-, adress- och databuss på samma seriella buss (tidsmultiplexad). I 2 C, USB, CAN Clk adress data kontroll Seriell clk Seriell data kontroll adress data 4 Page 2
3 3 I 2 C I2C, Inter Integrated Circuit bus. I2C bussen utveckaldes av Philips (1980) för att enkelt och billigt kunna koppla samman komponenter i TV apparater. Signaler, I2C bussen består av 2 fysiska ledningar (signaler) + en jordledning. SDA and SCL. SDA är Serial DAta line och SCL är Serial CLock line. Varje komponent som sitter på bussen har en unik adress Buss MASTER är komponenten som skickar kommandon på I2C bussen som initierar bussaccesser (ofta en processor) I2C bussen är en multimaster buss. Max. hastighet, ca 400 kbit/s => 40kb/s 5 I 2 C Endast 2 signaler används för att kommunicera mellan alla komponenter Mycket enkelt och billigt att koppla ihop komponenter 6 Page 3
4 4 I 2 C 7 USB Universal Serial Bus (USB) Utvecklad av dator- och telekommunikations-industrin för att kommunicera mellan datorer och datorkomponenter, t ex, tangent bord, mus, etc Maximal bandbredd för USB 1.0 är 12 Mbps - - USB 2.0 är 480 Mbps 8 Page 4
5 5 USB 9 CAN CAN, Controller Area Network (Bosch) Är konstruerad för att klara störningar och realtidstillämpningar Datahastigheter upptill 1 Mbits/s Standarden stöder felupptäckt Utvecklades av Bosch för att användas i bilar Används i många andra industriella tillämpningar. 10 Page 5
6 6 CAN 11 Parallella datorbussar Används som anslutningsmedium för tilläggskort i datorsystem. PCI VME PCMCIA ISA etc Page 6
7 7 PCI PCI, Peripheral Component Interconnect bus Initierad 1991 av Intel Bitbredden är 32 eller 64 bitar Frekvensen är 33 eller 66 MHz Hastighet 32 bit, 33 MHz ger 120 Mbytes/s 32 bit, 66 MHz ger 240 Mbytes/s 64 bit, 66 MHz ger 480 Mbytes/s 13 System-buss PCI RAM PCI bridge Disk controller Framegrabber CPU PCI-buss AGP FPGA card PCI anslutningar 14 Page 7
8 8 VME Initierades av Motorola (1979) Baserad på Motorolas processorbuss Standardiserad av IEEE 1984 (IEEE 1014) Bitbredd = 8/16/32 bitar Asynkron Hastighet = 20 Mbytes/s 15 VME 16 Page 8
9 Exekveringsenhet Utför logiska/aritmetiska operationer Kontrollenhet Översätter instruktionrna till handling Bussenhet Kontrollerar läs/skriv data operationer Hämtar instruktioner från minnet Adress Data Kontroll Bussenhet Kontroll enhet Exekverings enhet 17 Bussenhet Läsa/Skriva data till/från yttre enheter. Interna bussystemet används för att transportera data mellan de olika enheterna. Buffertenheten För att kontrollenheten ska kontinuerligt få instruktioner att exekvera utan att behöva vänta på att instruktionen ska laddas från minne. Förhämtningskö: Hämtar instruktioner som är på tur att exekveras vilket ökar utnyttjande graden bitars bredd på adressbussen 16 - bitars bredd på databussen 2 kontrollbussar Asynkron kontroll (med handskakning) Synkron kontroll (MC6800 buss) 18 Page 9
10 10 Bussinterface Protokol P 1 Protokol P 2 BI Slavenhet CPU Systembuss Adress dekoder DTACK generator CS DTACK signal 19 Asynkron busskontroll, 1(2) Använder full handskakning När processorn har adresserat en slavenhet väntar den tills den fått ett klartecken från enheten En del slavenheter har inte denna typ av full handskakning Detta genereras av en speciell enhet, (sekvensnät) Handskakning sköts med följande signaler DTACK*, Data transfer acknowledge Använd för att indikera att dataöverföringen är klar. BERR*, Bus Error Indikera att något fel uppstod vid dataöverföringen. AS*, Address Strobe Startar en dataöverföring, indikera att adressen på adressbussen har ett giltigt värde. 20 Page 10
11 11 Asynkron busskontroll, 2(2) LDS*, Lower Data Strobe Indikera om data ska läsas/skrivas på bit d0-d7 Inträffar om: a0 = 0 och läs/skriv ord (16 bit) a0 = 1 och läs/skriv byte (8 bit) UDS*, Upper Data Strobe Indikera om data ska läsa/skrivas på bit d8-d15 Inträffar om: a0 = 0 och läs/skriv ord (16 bit) a0 = 0 och läs/skriv byte (8 bit) R/W*, Read/Write Indikera om processorn ska läsa eller skriva data 1 = Read, 0 = Write 21 En läscykel på bussen Klocksignalen Klocksignalen används för att dela in operationer i steg (synkronisering) Klocksignalen används också för att kontrollera bussaccesser s minnesaccess tar minst 8 klocktillstånd att genomföras (S0 till S7) En klockcykel är 2 klocktillstånd för en bussaccess utan väntcykler 22 Page 11
12 12 En minnesaccess börjar i tillstånd S0 och slutar i tillstånd S7 R/W* R/W* Att det handlar om en läsaccess indikerar processorn genom att hålla signalen R/W* hög. 23 Den viktigaste parameter för bussen är klocksignalens period, t CYC. 24 Page 12
13 13 När en minnesaccess startar, skickar CPUn adressen till den minnesplats som den vill adressera 25 I tillstånd S0 kommer den gamla adressen att vara giltig på adr. bussen I tillstånd S1 blir den nya nya adressen giltig, den för blir giltig under hela minnes accessen. 26 Page 13
14 14 För att den adresserade enheten ska veta när adressen på adressbussen har ett giltigt värde, aktiverar CPUn signalen AS (Adress Strobe). 27 AS* aktiveras efter det att adressen har sitt giltiga värde. AS* inaktiveras före adressens värde blir ogiltigt. 28 Page 14
15 15 DS* är aktiveras samtidigt som AS i en läscykel 29 Data från minnet/enheten är giltigt i slutet av läscykeln 30 Page 15
16 16 Enheten sänder DTACK, för att tala om att data är giltigt DTACK* DTACK* 31 Skrivaccess R/W* R/W* DTACK* DTACK* 32 Page 16
17 17 DTACK* generering Med hjälp av DTACK signalen kan man dynamiskt bestämma hur lång tid en slavenhet behöver för att genomföra accessen. Genom att förlänga tiden till dess DTACK signalen aktiveras, kan slavenheten införa wait-states Hur många wait-states som behövs bestäms av timingen för den enheten som accessas kombinerat med klockcykel tiden. Dvs. olika snabba enheter kan kopplas till samma buss. 33 BERR* generering Om minne adresseras som ej är fysiskt närvarande i systemet så kommer processorn att låsas. Ingen DTACK ger oändligt många wait-states. För att ex. upptäcka ett sådant kritiskt fel så har Motorola infört en timeout-signal, BERR* Tiden innan BERR* aktiveras skall vara längre än minnet med längst accesstid. 34 Page 17
18 18 DTACK* och BERR* Data CPU Adresser Minne DTACK* BERR* FC0-FC2 LDS* UDS* AS* Adressavkodning Chip select* DTACKtimer BERRtimer Reset 35 Synkron busscykel VPA* Om den periferikrets som adresserats har ett synkront interface så begär periferikretsen en synkron överföring genom att aktivera VPA* Processorn aktiverar då VMA* för att indikera att adressen är giltig och att överföringen kan synkroniseras med E-signalen. E är en klocksignal som har 10 ggr så stor periodtid som systemklockan. E är gemensam för alla synkrona periferienheter. 36 Page 18
19 19 Bussfördelningskontroll När vill man fördela bussen? Om datorsystemet innehåller två CPU Någon I/O enhet vill ha access till minnet utan att gå omvägen via CPU:n, t.ex. vid DMA. Detta sker med signalerna BR*, Bus Request Ansökan om att få kontroll över bussen (Bli Master) BG*, Bus Grant Tillstånd att få kontroll över bussen (Enheten har fått tillstånd att bli Master) BGACK*, Bus Grant Acknowlege Enheten accepterar att ta kontroll över bussen (Enheten är Master) 37 Centraliserad bussfördelning CPU 1 BI Slavenhet BG1* CPU 2 BR1* BG2* BR2* Bussfördelare (Arbiter) Systembuss Principen för hur tillgång till bussen skall fördelas bestäms av bussfördelaren. 38 Page 19
20 20 Centraliserad bussfördelning Daisy chain BR* wired-and Daisy chain innebär att den första i kedjan som begärt tillgång till bussen bryter kedjan. CPU 1 BG* CPU 2 Systembuss BI Slavenhet Bussfördelare (Arbiter) BG* BR* Prioritetsordningen bestäms av kedjan. 39 Distribuerad bussfördelning BR/BG Busy* Bussfördelare CPU 1 Bussfördelare CPU 2 Systembuss BI Slavenhet Alla mästare har ett eget unikt fördelningsnummer. Flera mästares begäran/fördelningsnummer sätts samman med OR på en gemensam Request/Grant-buss. Om det egna numret är lägre än det på bussen så tas den egna begäran bort. När till slut endast en mästare begär bussen, så övertar den kontrollen av bussen. Detta kan dock ske först så snart nuvarande bussmästare släpper bussen genom att avaktivera Busy*. 40 Page 20
21 21 Statisk bussfördelning Oavsätt om hårdvaran för bussfördelning distribuerats på alla bussmästare eller centraliserats, så måste systemet anta någon princip för hur potentiella bussmästare skall få tillgång till resp. släppa kontrollen av systembussen. Statisk bussfördelning innebär att ett schema för när och hur länge respektive bussmästare skall få tillgång till systembussen har förutbestämts. En nackdel med detta är att även om en mästare ej behöver bussen så får den ändå tillgång till den. 41 Principer för dynamisk bussfördelning Allokering av bussen Prioritet Varje bussmästare har en unik prioritet. De med lägre prioritet kan bli utan tillgång till bussen. Rättvisa Alla bussmästare måste ha fått tillgång till bussen innan en mästare kan få tillgång till bussen igen. Deallokering av bussen Släpp på begäran Behåller bussen tills någon annan bussmästare begär tillgång. Släpp när klar Släpper bussen efter varje transaction. Pre-emption En bussmästare med högre prioritet kan avbryta en mästare med lägre. 42 Page 21
Bussar och I/O. samt. vad kan man göra med NEXYS3
Bussar och I/O samt vad kan man göra med NEXYS3 Den närmaste framtiden Grupp bildad Klar fredag 1600 Kravspec klar Vad ska ni bygga? Designskiss börjar Hur ska ni bygga den?... 5 6 7 8 9 PIPE-LAB UART-LAB
DAT 015 Maskinorienterad programmering 2010/2011. Uppbyggnad_och_funktion.pdf
DAT 015 Maskinorienterad programmering 2010/2011 Uppbyggnad_och_funktion.pdf Ur innehållet: Bussystem, intern kommunikation i datorsystemet Adressavkodning, hur primärminne och I/O-enheter kan anslutas
2 UPPBYGGNAD OCH FUNKTION
UTKAST 27/9 2010 - Uppbyggnad och funktion 2 UPPBYGGNAD OCH FUNKTION Detta kapitel ägnas åt metoder och principer som används för att bygga upp ett komplett datorsystem bestående av centralenhet, minne
Moment 2 Digital elektronik. Föreläsning Inbyggda system, introduktion
Moment 2 Digital elektronik Föreläsning Inbyggda system, introduktion Jan Thim 1 Inbyggda system, introduktion Innehåll: Historia Introduktion Arkitekturer Mikrokontrollerns delar 2 1 Varför lär vi oss
SVAR TILL TENTAMEN I DATORSYSTEM, VT2013
Rahim Rahmani (rahim@dsv.su.se) Division of ACT Department of Computer and Systems Sciences Stockholm University SVAR TILL TENTAMEN I DATORSYSTEM, VT2013 Tentamensdatum: 2013-03-21 Tentamen består av totalt
F6: I/O hantering. Typer av I/O i ett datorsystem. Protokoll för synkronisering. Drivrutiner. Memory mapped Port mapped. Polling Timed Interrupt DMA
F6: I/O hantering Typer av I/O i ett datorsystem Memory mapped Port mapped Protokoll för synkronisering Polling Timed Interrupt DMA Drivrutiner 1 Memory mapped I/O enheter avkodas precis som ett minne
In- och Utenheter. Fö 3: In/Ut matning och kopplingsstruktur. Några exempel. Egenskaper. In- och Utenheter. Styrning.
Fö 3: In/Ut matning och kopplingsstruktur In- och Utenheter In- och Utenheter. Styrning. I/O-kanalenheter Kopplingsstruktur. Buss. Två huvudsakliga typer av I/O enheter: - Interaktiva. Exempelvis en terminal.
Digital- och datorteknik
Digital- och datorteknik Föreläsning #22 Biträdande professor Jan Jonsson Institutionen för data- och informationsteknik Chalmers tekniska högskola Översikt Bussar i datorsystem Datorsystemet är uppbyggd
Adressrum, programmerarens bild
EDA 480 2009/2010 MC68HC12, Uppbyggnad.pdf Ur innehållet: Datorns byggblock Busskommunikation Synkron buss Asynkron buss Multiplex-buss avkodning för minne och I/O Minnesavbildad I/O Direktadresserad I/O
F9: Minne. Sammansättning av minnesgrupper Ansluta minne till 68000 Interface till olika typer av minnen Användningsområden.
1 F9: Minne Minneskonfiguration Sammansättning av minnesgrupper Ansluta minne till 68000 Interface till olika typer av minnen Användningsområden 1 Minnen Minneskapslar kommer i olika storlekar, antal adresspinnar
Labyrintspelet EDI021 Grupp 5
Labyrintspelet EDI021 Grupp 5 Kristian Sylwander d04ks@student.lth.se Emil Wasberger d03ew@student.lth.se Michael Winberg d04mwi@student.lth.se 16 maj 2008 1 Inledning Syftet med kursen EDI021 är att bygga
Datorsystem 2 CPU. Förra gången: Datorns historia Denna gång: Byggstenar i en dators arkitektur. Visning av Akka (för de som är intresserade)
Datorsystem 2 CPU Förra gången: Datorns historia Denna gång: Byggstenar i en dators arkitektur CPU Visning av Akka (för de som är intresserade) En dators arkitektur På en lägre nivå kan vi ha lite olika
MIKRODATORTEKNIK 2012 INNEHÅLLSFÖRTECKNING
MIKRODATORTEKNIK 2012 INNEHÅLLSFÖRTECKNING 1. INLEDNING 1.1. Milstolpar i datorns historia 1.2. Några viktiga begrepp 1.3. Mikrodatorns användningsområden 2. TALSYSTEM, KODER OCH BINÄR ARITMETK 2.1. Binära
Vad är kommunikation? Vad är datorkommunikation? Dataöverföring; Inledning
Vad är kommunikation? Kommunikation är ett vitt begrepp. Vi använder det för att benämna till exempel ett samtal eller att vi själv förflyttar oss med till exempel tåg eller buss. Kommunikation kommer
CAN ett kommunikationsprotokoll för realtidssystem MOP 12/13 1
CAN ett kommunikationsprotokoll för realtidssystem 1 Seriekomunikation- Datanät- Topologi Buss Ring Nod Nod Nod Nod Nod Nod Nod Nod Nod Nod Nod Nod Nod Nod Nod Nod Nod Stjärna Masknät 2 Seriekomunikation-
0.1. INTRODUKTION 1. 2. Instruktionens opcode decodas till en språknivå som är förstålig för ALUn.
0.1. INTRODUKTION 1 0.1 Introduktion Datorns klockfrekvens mäts i cykler per sekund, eller hertz. En miljon klockcykler är en megahertz, MHz. L1 cache (level 1) är den snabbaste formen av cache och sitter
F6: I/O hantering. Typer av I/O i ett datorsystem. Memory mapped
1 F6: I/O hantering Typer av I/O i ett datorsystem Memory mapped Port mapped Protokoll för synkronisering Polling Timed Interrupt DMA Drivrutiner 1 Memory mapped I/O enheter avkodas precis som ett minne
Formula Blue. Digitala Projekt 8p. Jesper Ferm E02 Carl Hakenäs E04
Formula Blue Digitala Projekt 8p Jesper Ferm E02 Carl Hakenäs E04 Abstract The purpose with this project was to get some understanding how Bluetooth works and how to use it in practical applications. A
F9: Minne. Minneskonfiguration. Sammansättning av minnesgrupper Ansluta minne till Interface till olika typer av minnen Användningsområden
Minneskonfiguration F9: Minne Sammansättning av minnesgrupper Ansluta minne till 68000 Interface till olika typer av minnen Användningsområden 1 Minnen Minneskapslar kommer i olika storlekar, antal adresspinnar
System S. Datorarkitektur - en inledning. Organisation av datorsystem: olika abstraktionsnivåer. den mest abstrakta synen på systemet
Datorarkitektur - en inledning Organisation av datorsystem: olika abstraktionsnivåer System S den mest abstrakta synen på systemet A B C Ett högnivåperspektiv på systemet a1 b1 c1 a2 b3 b2 c2 c3 En mera
Avkodning av minnen (och I/O)
Avkodning av minnen (och I/O) IE1204 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska kretsar F7 F8 Ö4 F9 Ö5 Multiplexor KK2
Tentamen PC-teknik 5 p Lösningar och kommentarer
Tentamen PC-teknik 5 p Lösningar och kommentarer Program: Di2, Em3, Et3 Datum: 04-08-10 Tid: 13:30-18:30 Lokal E171 Hjälpmedel: Linjal, miniräknare, Instruktionsrepertoar för 8086 (utdelas), Lathund, Pacific
Operativsystem - input/output, skydd, virtualisering
Operativsystem - input/output, skydd, virtualisering Mats Björkman 2015-03-12 Lärandemål, I/O n Typer av I/O-enheter n Character, Block & Special n Minnesmappad I/O n Typer av I/O-programmering n Programmerad,
Mätteknik 2016 Mätsystem
Mätteknik 2016 Mätsystem Per Augustsson [per.augustsson@bme.lth.se] Inst. för Biomedicinsk Teknik 1 Upplägg I dag Mätsystem Gränssnitt - LabView - introduktion I morgon LabView fortsättning Om laborationen
Mätteknik 2016 Mätsystem
Mätteknik 2016 Mätsystem Per Augustsson [per.augustsson@bme.lth.se] Inst. för Biomedicinsk Teknik 1 Upplägg Mätsystem Om laborationen Lab View Laborationsövningar Inst. för Biomedicinsk Teknik 2 http://www.fitbit.com/jobs
Digitala projekt rapport
Digitala projekt rapport Alexander Westrup, d04aw@student.lth.se Martin Sandgren, d04ms@student.lth.se 4 december 2007 Innehåll 1 Abstract 1 2 Inledning 1 3 Arbetsgång 1 4 Hårdvara 1 4.1 Processor...............................
TSEA28 Datorteknik Y (och U)
2 4 Dagens föreläsning TSEA28 Datorteknik Y (och U) Föreläsning 13 Kent Palmkvist, ISY 3 Praktiska kommentarer Laboration 5 kommer justeras (anvisningarna skrivs om) Grundidé och bakgrundsmaterial samma!
Datorarkitektur. Informationsteknologi sommarkurs 5p, Agenda. Slideset 3
Informationsteknologi sommarkurs 5p, 2004 Mattias Wiggberg Dept. of Information Technology Box 337 SE751 05 Uppsala +46 18471 31 76 Collaboration Jakob Carlström Datorarkitektur Slideset 3 Agenda Datorns
Tentamen PC-teknik 5 p
Tentamen PC-teknik 5 p Lösningar och kommentarer Program: Di2, Em3, Et3 Datum: 02-10-13 Tid: 08:00-13:00 Lokal E104 Hjälpmedel: Linjal, miniräknare, Instruktionsrepertoar för 8086 (utdelas), Lathund, Pacific
Tentamen PC-teknik 5 p
Tentamen PC-teknik 5 p Lösningar med kommentarer Program: Di2 Datum: 05-01-10 Tid: 13:30-18:30 Lokal He303 Hjälpmedel: Linjal, miniräknare, Instruktionsrepertoar för 8086 (utdelas), Bilaga: Ingen Examinator:
Övningsuppgifter i Mikrodatorteknik 4p/5p
Övningsuppgifter i Benny Thörnberg Mittuniversitetet Inst. för Informationsteknologi och medier Hösten 2005 1 Exekvering av assemblerkod 1.1 Statusflaggors beteende Vad blir C-, N- och Z- flaggornas värden
Minneselement,. Styrteknik grundkurs. Digitala kursmoment. SR-latch med logiska grindar. Funktionstabell för SR-latchen R S Q Q ?
Styrteknik grundkurs Digitala kursmoment Binära tal, talsystem och koder Boolesk Algebra Grundläggande logiska grindar Minneselement, register, enkla räknare Analog/digital omvandling SR-latch med logiska
Läsminne Read Only Memory ROM
Läsminne Read Only Memory ROM Ett läsminne har addressingångar och datautgångar Med m addresslinjer kan man accessa 2 m olika minnesadresser På varje address finns det ett dataord på n bitar Oftast har
En något mer detaljerad bild av en processor. De tre delarna i processorn är: Nere 3ll vänster finns e' antal register som används för a' lagra data.
1 3 4 Antag a' processorn ska exekvera instruk3onen ADD R1, R3. När instruk3onen är exekverad så a' processorn tagit innehållet i R1 och R3 och med hjälp av ALU:n är värdena adderade och resultatet är
Program kan beskrivas på olika abstrak3onsnivåer. Högnivåprogram: läsbart (för människor), hög abstrak3onsnivå, enkelt a> porta (fly>a 3ll en annan ar
1 Program kan beskrivas på olika abstrak3onsnivåer. Högnivåprogram: läsbart (för människor), hög abstrak3onsnivå, enkelt a> porta (fly>a 3ll en annan arkitektur), hårdvara osynlig Assembly- och maskinprogram:
Random Access Memory. Amare Reda Jenny Holmberg Henrik Kreipke Gaylord Kaya
Random Access Memory Amare Reda Jenny Holmberg Henrik Kreipke Gaylord Kaya Introduktion Historia Vad är RAM? Hur fungerar RAM? Dataöverföring, tidsklocka och termer Vilka är de olika typerna av RAM? Vad
Övning 7. Timer, serieport
Övning 7 Timer, serieport 7.6 timer_1 Memory-Mapped addresses 0x920 status 0x924 control 0x928 periodl 0x92C periodh 0x930 snapl 0x934 snaph 15 0 Run TO (Time-Out) ITO cont start stop timer_1 start D Q
Syfte. Praktisk datorkunskap. Personal. Kursinfo. Examination- Krav för godkänt. Agenda idag DVG A06
Syfte Praktisk datorkunskap DVG A06 Ge teoretisk förståelse och praktisk erfarenhet om hur en dator är uppbyggd Ge kunskap kring operativsystemets roll, samt ge kunskap om olika operativsystem. Ge praktisk
Elektroteknik MF1016 föreläsning 9 MF1017 föreläsning 7 Mikrodatorteknik
Elektroteknik MF1016 föreläsning 9 MF1017 föreläsning 7 - Inbyggda system - Analog till digital signal - Utvecklingssystem, målsystem - Labutrustningen - Uppbyggnad av mikrokontroller - Masinkod, assemblerkod
Övning1 Datorteknik, HH vt12 - Talsystem, logik, minne, instruktioner, assembler
Övning1 Datorteknik, HH vt12 - Talsystem, logik, minne, instruktioner, assembler Talsystem Talsystem - binära tal F1.1) 2 n stycken tal från 0 till 2 n 1 F1.2) 9 bitar (512 kombinationer) Talsystem - 2-
Moderkortet Persondatorer Moderkortet Innehåll
Moderkortet Innehåll Allmänt...2 Formfaktorer...2 CPU-sockeln...3 Minnessocklarna...4 Hårddiskanslutningarna...5 Instickskortplatser...6 Externa anslutningar...7 Uppgifter...8 1 Allmänt Moderkortet är
Modbus över Ethernet. WAGO Contact SA TSS STR 2011 1
Modbus över Ethernet WAGO Contact SA TSS STR 2011 1 Modbus över Ethernet En enorm mängd produkter stöder modbus. Modbus kallas ibland för automationens minsta gemensamma nämnare. Kanske är det för att
Målsättning med kursen
1 Intel Pentium Intel 4004 2300 transistors @ 108 khz 32 million transistors @ 2600MHz 1 Målsättning med kursen Förstå funktionen hos en processor, samt förstå olika processorarkitekturer Utifrån en specifikation
Sekvensnät vippor, register och bussar
ekvensnät vippor, register och bussar agens föreläsning: Lärobok kap.5 Arbetsbok kap 8,9,10 Ur innehållet: Hur fungerar en -latch? Hur konstrueras JK-, - och T-vippor? er och excitationstabeller egister
Datorteknik. Tomas Nordström. Föreläsning 2. För utveckling av verksamhet, produkter och livskvalitet.
Datorteknik Tomas Nordström Föreläsning 2 För utveckling av verksamhet, produkter och livskvalitet. Föreläsning 2 Check av övningar Von Neumann arkitekturen Minne, CPU, I/O Instruktioner och instruktionscykeln
Modbus. WAGO Contact SA TSS STR
Modbus WAGO Contact SA TSS STR 2011 1 Modbus över Ethernet En enorm mängd produkter stöder modbus. Modbus kallas ibland för automationens minsta gemensamma nämnare. Kanske är det för att modbus är relativt
Föreläsningsanteckningar till Konstruktionsmetoder 981027
Föreläsningsanteckningar till Konstruktionsmetoder 981027 Jämförelse mellan 68705P3 och 16F84 externt MC68705P3 PIC16F84 I/O 20 13 Kapsling 28-pin DIL 18-pin DIL Drivförmåga på pinnar PortB 10mA Sink,
Närliggande allokering Datorteknik
Närliggande allokering Datorteknik ERIK LARSSON TID Problem: Minnet blir fragmenterat Paging Demand paging Sida (S) Dela upp primärminnet i ramar (frames) och program i sidor (pages) Program 0 RD.0 1 RD.1
LABORATION DATORKONSTRUKTION TSEA83 UART. Namn och personnummer. Version: 1.0 2013 (OS)
LABORATION DATORKONSTRUKTION TSEA83 UART Version: 1.0 2013 (OS) Namn och personnummer Godkänd 1 blank sida 2 Innehåll 1 Inledning 5 1.1 Syfte................................. 5 1.2 Förberedelser............................
Datormodell. Datorns uppgifter -Utföra program (instruktioner) Göra beräkningar på data Flytta data Interagera med omvärlden
Datormodell Datorns uppgifter -Utföra program (instruktioner) Göra beräkningar på data Flytta data Interagera med omvärlden Intel 4004 från 1971 Maximum clock speed is 740 khz Separate program and data
Intel Pentium. Intel khz. 32 million 2600MHz. Copyright 2005 Benny Thörnberg, Mattias O Nils
Intel Pentium Intel 4004 2300 transistors @ 108 khz 32 million transistors @ 2600MHz 1 Målsättning med kursen Förstå funktionen hos en processor, samt förstå olika processorarkitekturer Utifrån en specifikation
Uppgift 1: a) u= a c + a bc+ ab d +b cd
Uppgift 1: a) u= a c a bc ab d b cd b) a b c d u 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1
5:3 Datorn och datorns delar
5:3 Datorn och datorns delar Nu har vi gått igenom ett antal saker som gör det möjligt att få ihop en dator, och förstå hur den är uppbyggd. Här kommer en kort repetition: 1. Du förstår det binära talsystemet,
HF0010. Introduktionskurs i datateknik 1,5 hp
HF0010 Introduktionskurs i datateknik 1,5 hp Välkommna - till KTH, Haninge, Datateknik, kursen och till första steget mot att bli programmerare! Er lärare och kursansvarig: Nicklas Brandefelt, bfelt@kth.se
Övningar modul 1 - Dataöverföring & fysisk infrastruktur
1. Dataöverföring Övningar modul 1 - Dataöverföring & fysisk infrastruktur Syfte: Förstå begreppen dämpning och förstärkning av en signal. Kunna räkna i db och kunna använda det till beräkning av effektbudget.
Synkronisering. Föreläsning 8
Synkronisering Föreläsning 8 Synkronisering Så stort, intrikat och viktigt att det finns hela kurser om det i parallellprogrammering. Vi fuskar lite med några av de viktigaste bitarna! Synkronisering Vad
Outline. Datorsystemtekni. Kravspecifikation. Kravspecifikation (forts.)
Outline för D2, ICT2, E3 och Mek3 Nicholas Wickström Högskolan i Halmstad Sverige p.1/18 Förra föreläsningen Specifikation -Kravspecifikation -Funktionsspecifikation -Blockdiagram Operativsystem -Grunder,
IS1500 Lösningar övning CE_O7 2014. CE_O7. Programmerad in/utmatning. Serieport. Förberedelser till nios2io.
IS1500 ösningar övning CE_O7 2014 CE_O7. Programmerad in/utmatning. Serieport. Förberedelser till nios2io. 6.1. Vad är seriell kommunikation? a) Vad är skillnaden mellan seriell och parallell kommunikation?
Dokumentation för funktionsblocksbibliotek MwaCOMLI
Dokumentation för funktionsblocksbibliotek MwaCOMLI 1. Allmänt... 2 1.1. Versionshistoria... 2 1.2. Implementerade Telegram... 3 1.3. Adressering Flaggor... 4 1.4. Registervärden... 5 2. Fboxar... 6 2.1.
TENTAMEN Datorteknik (DO2005) D1/E1/Mek1/Ö1
Halmstad University School of Information Science, Computer and Electrical Engineering Tomas Nordström, CC-lab TENTAMEN Datorteknik (DO2005) D1/E1/Mek1/Ö1 Datum: 2012-05- 23 Tid och plats: 9:00 13:00 i
Föreläsningsanteckningar 3. Mikroprogrammering II
Föreläsningsanteckningar 3. Mikroprogrammering II Olle Seger 2012 Anders Nilsson 2016 1 Inledning Datorn, som vi byggde i förra föreläsningen, har en stor brist. Den saknar I/O. I denna föreläsning kompletterar
HW-proj ver 3, ett kortsystem
HW-proj ver 3, ett kortsystem (C) Francis Görmarker 199 Detta dokument beskriver projektet där hårdvara för ett generellt mikrodatorkort och ett bussystem för diverse styrsystem, MIDI mm konstrueras. Korten
Kapitel 2 o 3 Information och bitar Att skicka signaler på en länk. Jens A Andersson
Kapitel 2 o 3 Information och bitar Att skicka signaler på en länk Jens A Andersson Att göra Kursombud Williams bok???? Kolla schemat: Övningar flyttade Labanmälan ska funka nu 2 Att sända information
Datorbaserad mätteknik
Datorbaserad mätteknik Distribuerade mät- och kontrollsystem I 1:32 Mätbuss för instrumentering - GPIB (IEE-488) Skapades av Hewlett-Packard vid sent 60-tal HP-IB (Hewlett-Packard Interface Bus) Kom att
Tentamen den 18 mars svar Datorteknik, EIT070
Lunds Universitet LTH Tentamen den 18 mars 2015 - svar Datorteknik, EIT070 Skrivtid: 14.00-19.00 Tillåtna hjälpmedel: Inga. Maximalt antal poäng: 50 poäng För betyg 3 krävs 20 poäng För betyg 4 krävs 30
Denna genomgång behandlar följande:
itlararen.se Denna genomgång behandlar följande: Olika typer av nätverk Översikt av nätverkskomponenter Många viktiga begrepp gällande nätverk och datorkommunikation Ett nätverk består av enheter som kan
KURSMÅL WINDOWS STARTA KURSEN
KURSMÅL WINDOWS Detta är en introduktionskurs för dig som är nybörjare. Du kommer att få bekanta dig med datorns viktigaste delar och lära dig grunderna i operativsystemet Windows, vilket är en förutsättning
Digital kommunikation. Maria Kihl
Digital kommunikation Maria Kihl Läsanvisningar Kihl & Andersson: 2.1-2.3, 3.1-2, 3.5-6 (ej CDM) Stallings: 3.1-4, 5.1, 5.2, 8.1, 8.2 Forouzan 5th: 3.1-3.4, 3.6, 4.1-4.2, 5.1, 6.1.1, 6.1.3 2 Protokoll
Kommunikationssystem grundkurs, 2G1501 Övningar modul 1 Dataöverföring & fysisk infrastruktur 1 Dataöverföring
1 Dataöverföring Syfte: Förstå begreppen dämpning och förstärkning av en signal. Kunna räkna i db och kunna använda det till beräkning av effektbudget. Ha en känsla för sambandet mellan bandbredd (Hz)
Så sparas ström i dagens åttabitare
ELEKTRONIK TIDNINGEN Arne Martin Holberg projektchef Atmel Andreas Eieland produktmarknadschef Atmel Så sparas ström i dagens åttabitare Hur dagens styrkretsar är konstruerade för låg strömförbrukning,
Datorteknik Y - Föreläsning 13
Datorteknik Y - Föreläsning 13 Andreas Ehliar 2014-04-08 Olika typer av minnen ROM (Read-only Memory) RWM (Read-Write Memory) Kallas väldigt ofta för RAM (För Random Access Memory Ej skrivbara minnen ROM
LARMANLÄGGNING. Digitala Projekt, EITF11. Oskar von Knorring Emin Karimov Henrik Akej Handledare: Bertil Lindvall
LARMANLÄGGNING Digitala Projekt, EITF11 Oskar von Knorring Emin Karimov Henrik Akej Handledare: Bertil Lindvall 1. Sammanfattning Vi har byggt ett larm vars syfte är att användas i hemmet. Larmet använder
Miniräknare. Laborationsrapport Laborationsrapport i mikrodatorkonstruktion. En rapport skriven av teknologstuderande: Martin Bergström Gert Johnsen
Laborationsrapport Laborationsrapport i mikrodatorkonstruktion Kurskod: ISI00 Klass: Enk Datum: 00-- Miniräknare En rapport skriven av teknologstuderande: Martin Bergström Gert Johnsen Institutionen i
22/02/16. Arduino Introduktion till Arduino. Arduino. Microcontroller - Embedded systems. Historia Organisation - Ekosystem
22/02/16 Arduino Introduktion till Arduino Historia Organisation - Ekosystem ANDERS J JOHANSSON Hårdavara Mjukvara Kringkomponenter Tips Demos! Microcontroller - Embedded systems Inbyggda system Processing
Grundstruktur. Grundstruktur
Firewire Källor Det mesta av presentationen kommer från Don Anderson: FireWire System Architecture, 2:nd ed MindShare, Inc. Addison-Wesley ISBN 0-201-48535-4 1 Bussystem Pear-to-pear Grundstruktur Vi har
DAC500 Door Access Control unit
DAC500 Door Access Control unit Inledning och adressering av Hi-O 3 Adressering av Hi-O enheter 3 Installation 4 Master reset/initiering 5 Initieringsmatris DAC500 6 Bygelfält 7 Streckscheman 8 Anslutning
Seriekomunikation. CAN ett kommunikationsprotokoll för realtidssystem. Seriekomunikation -forts. Seriekomunikation -forts
s4 CAN ett kommunikationsprotokoll för realtidssystem Sändare Seriekomunikation Mottagare Seriekommunikation Synkronisering - Datanät CAN Dataregister Göteborg 8 bitar - Parallell överföring Dataregister
Reservföreläsningen inställd
Reservföreläsningen inställd n Reservtiden (fredag 10 mars kl 13-15) är en reservtid, ställs nu in eftersom inte något oförutsett hänt Operativsystem, Mats Björkman, MDH 1 Labredovisningar n Labbar som
Datainsamling över Internet
Datainsamling över Internet I den här uppgiften skall du styra ett mätförlopp och hämta mätdata via internet. Från en dator skall du styra en annan dator och beordra den att utföra en mätning och skicka
I DAG fo 4. Printerport v3 med READY o DAV. Avbrott. Hur bra blev det egentligen????
Rep Konstruktion av en Printer-Port ynkroniseringsproblem Villkorlig / ovillkorlig överföring Busy Wait och Polling Handskakningssignaler AVBROTT!!! svektor I-flagga svippa sdriven Printerport I DAG fo
Agenda. Syfte med datorbygge Datorns delar. Datorbygge. Moderkort Processor Minne och hårddisk Instickskort Övrigt
Datorbygge Agenda Syfte med datorbygge Datorns delar Moderkort Processor Minne och hårddisk Instickskort Övrigt Datorbygge Syfte med datorbygge Att alla ska ha byggt ihop en dator eftersom många tror att
Operativsystem. Informationsteknologi sommarkurs 5p, 2004. Agenda. Slideset 7. Exempel på operativsystem. Operativsystem
Informationsteknologi sommarkurs 5p, 2004 Mattias Wiggberg Dept. of Information Technology Box 337 SE751 05 Uppsala +46 18471 31 76 Collaboration Jakob Carlström Slideset 7 Agenda Exempel på operativsystem
Kapitel 2 o 3 Information och bitar Att skicka signaler på en länk. Jens A Andersson
Kapitel 2 o 3 Information och bitar Att skicka signaler på en länk Jens A Andersson Att sända information mellan datorer värd 11001000101 värd Två datorer som skall kommunicera. Datorer förstår endast
Minnet från processorns sida Datorteknik
Minnet från processorns sida Datorteknik ERIK LARSSON Processorn ger kommandon/instruktioner med en adress och förväntar sig data. Exempel: READ(ADR) -> DATA Fysisk adress Logisk adress READ 00001000 READ
Dataöverföring på Parallell- och serieform MOP 11/12 1
Dataöverföring på Parallell- och serieform MOP 11/12 1 Parallell dataöverföring I digitala system finns ofta behovet att flytta ett eller flera dataord från ett ställe (sändare) till ett annat ställe (mottagare).
Datorsystemteknik DAV A14 Föreläsning 1
Innehåll Datorsystemteknik DAV A14 Föreläsning 1 Kursinformation Introduktion till datorsystem Programmeringsmodellen Större delen av materialet framtaget av :Jan Eric Larsson, Mats Brorsson och Mirec
Kihl & Andersson: , 3.1-2, (ej CDM) Stallings: 3.1-4, 5.1, 5.2, 5.3, 8.1, 8.2
Kihl & Andersson: 2.1-2.3, 3.1-2, 3.5-6 (ej CDM) Stallings: 3.1-4, 5.1, 5.2, 5.3, 8.1, 8.2 Hej Hej Vad är klockan? 14.00 Hej då New connection Connection approved Request for data Data transfer End connection
IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare
IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare Sekvensiella System a(t) f(a(t)) Ett sekvensiellt system har ett inbyggt minne - utsignalen beror därför BÅDE av insignalens NUVARANDE
IBM POWER4, den första flerkärniga processorn och dess pipelines.
IBM POWER4, den första flerkärniga processorn och dess pipelines. 5 DECEMBER 2016 FÖRFATTARE: OSCAR STRANDMARK EXAMINATOR: ERIK LARSSON Abstract Rapporten redovisar IBM:s POWER-serie, generation ett till
Tentamen PC-teknik 5 p Lösningar och kommentarer
Tentamen PC-teknik 5 p Lösningar och kommentarer Program: Di2, (Em3, Et3) Datum: 04-10-15 Tid: 13:30-18:30 Lokal E171 Hjälpmedel: Linjal, miniräknare, Instruktionsrepertoar för 8086 (utdelas), Lathund,
Sekvensnät. William Sandqvist
Sekvensnät Om en och samma insignal kan ge upphov till olika utsignal, är logiknätet ett sekvensnät. Det måste då ha ett inre minne som gör att utsignalen påverkas av både nuvarande och föregående insignaler!
Innehållsförteckning. Viktiga Begrepp
Innehållsförteckning 1...Inledning 2...Viktiga Begrepp 3...Processorn 3.1...VCore 4...Nordbryggan 5...Sydbryggan 6...Minnen 6.1...Timings 6.2...Speed Presence Detect 7...Front Side Bus 8...BIOS 9...Överklockning
CanCom. Multimodul C700 V7. Specifikation. Inputs. Digital/Analog
CanCom Digital/Analog Multimodul C700 V7 Specifikation Power supply 12-30* VDC Voltage ripple
Datorarkitekturer med operativsystem ERIK LARSSON
Datorarkitekturer med operativsystem ERIK LARSSON Dator Primärminne Instruktioner och data Data/instruktioner Kontroll Central processing unit (CPU) Fetch instruction Execute instruction Programexekvering
Svar till tentamen den 16 december 2013 Datorarkitekturer med operativsystem, EDT621, 7,5 poäng
Lunds Universitet LTH Ingenjörshögskolan, Helsingborg Svar till tentamen den 16 december 2013 Datorarkitekturer med operativsystem, EDT621, 7,5 poäng Skrivtid: 08.00-13.00 Tillåtna hjälpmedel: Inga. Maximalt
Tentamen i Digital Design
Kungliga Tekniska Högskolan Tentamen i Digital Design Kursnummer : Kursansvarig: 2B56 :e fo ingenjör Lars Hellberg tel 79 7795 Datum: 27-5-25 Tid: Kl 4. - 9. Tentamen rättad 27-6-5 Klagotiden utgår: 27-6-29
Tentamen PC-teknik 5 p
Tentamen PC-teknik 5 p Lösningar och kommentarer OBS! Denna version av tentan är främst avsedd för dem som gick kursen HT-02. En parallell tentamen i E103 är något anpassad för dem som gick kursen tidigare.
Fö 7: Operativsystem. Vad är ett operativsystem? Målsättning med operativsystem. Styr operativsystemet datorn?
Fö 7: Operativsystem Introduktion. Klassificering. Vad är ett operativsystem? Program som kontrollerar andra andra program. Gränssnitt mellan användare och hårdvaran. Kärnan. Historisk översikt. Typeset
Kapitel 2 o 3 Information och bitar Att skicka signaler på en länk. Att sända information mellan datorer. Information och binärdata
Kapitel 2 o 3 Information och bitar Att skicka signaler på en länk Jens A Andersson (Maria Kihl) Att sända information mellan datorer värd 11001000101 värd Två datorer som skall kommunicera. Datorer förstår
Datakommunikation i fordon
Datakommunikation i fordon Björn Saete Datateknik Jonas Sjöquist 790211-6677 Datavetenskap Datakommunikation i fordon En växande trend inom fordonsindustrin är att mekaniken ersätts av elektronik, en modern