Konstruktionsverktyg för radiofrekvenskretsar

Transkript

1 Konstruktionsverktyg för radiofrekvenskretsar Ett begrepp som möter oss allt oftare, särskilt här i den mobiltelefonintensiva Norden, är one-chip radio. Med detta menas integration av såväl RF- (RadioFrekvens), IF- (MellanFrekvens) och LF (LågFrekvens) block samt en del digitala funktioner på samma chip, eller kiselbricka. Bland den mångfald av teknologier som står till buds för att lösa denna uppgift inom de snäva specifikationsramarna för en mobiltelefon så har ambitionen att lösa den med en standard CMOSteknologi närmast kommit att symbolisera sökandet efter den heliga Graal inom detta område. Låt oss genast slå fast att CMOS för detta ändamål är en teknologi prestandamässigt underlägsen BJT, HBT, GaAs och andra, ännu mer exotiska alternativ. Skälet till att välja CMOS ligger istället i den relativt låga tillverkningskostnaden för CMOS, såväl mobiltelefonmarknaden som dess teknikrelaterade tillämpningar är idag utsatta för en hård prispress. Genom att använda en CMOSprocess, där många eller nästan alla parametrar kan komma att ligga på marginalen av det teoretiskt möjliga, blir konstruktören tvungen att tillämpa sant systemtänkande. Det går inte, som så ofta skedde i kiselteknologins barndom (och undantagsvis sker ännu idag), att göra en snabb och enkel lösning på de mest komplicerade blocken och istället ta igen det på karusellerna. Här finns inga marginaler kvar att ta till, hela flödet måste vara optimalt. Detta ställer nygamla krav på konstruktionsmetodik och dito verktyg i ett nytt ljus, där ofta försummade delar av konstruktionen som till exempel padceller eller själva kapseln mycket väl kan utgöra den elektriskt dominerande/begränsande komponenten. Följaktligen måste den och övriga komponenter/effekter integreras och modelleras i konstruktionsverktyget/flödet. Vi tar här en titt på hur det kan göras, liksom hur man kan möta de nygamla kraven på konstruktionsverktygen, som nu inte längre kan ignoreras. Där förr varje halvledarleverantör med självaktning tillhandahöll sin helt egenutvecklade konstruktionsmiljö har den monumentalt ökade komplexiteten i såväl verktygen som den verklighet de försöker avbilda förändrat situationen. Ett designkit består nu i regel av ett skal där de verktyg som tillhandahålls av specialiserade leverantörer som till exempel Cadence, Mentor och Synopsys anpassas mot respektive halvledarleverantörs process. Man är således beroende inte bara av halvledarleverantören, utan också vilka förutsättningar, möjligheter och begränsningar denne har haft vid sammansättningen av sitt designkit [1]. Modeller Vid all simulering använder man sig av mer eller mindre verklighetstrogna modeller av ingående komponenter. Det är viktigt att komma ihåg att en modell är ett försök att (förenklat) beskriva verkligheten, inget annat. Det kan tyckas vara ett onödigt påpekande, men vid de frekvenser vi rör oss med här blir modellernas brister ofta tydligt märkbara. I väntan på att verktygsmakarna tar fram och implementerar bättre modeller bör man lära sig brister och förtjänster hos de som står till buds. Så finns det till exempel en uppsjö av transistormodeller, varav flera är närmast arkaiska och tillgängliga bara av historiska skäl. Av de mer moderna modellerna för MOS-transistorer, som är kontinuerliga i övergångarna mellan MOS-transistorns olika operationsområden, är det tyvärr ingen som är direkt optimerad för operation vid höga frekvenser, i alla fall inte av dem som verktygsmakarna implementerat i sina simulatorer. Så man får helt enkelt göra det bästa av vad man har. Naturligtvis krävs också att kvaliteten på de parameterset som tillhandahålls av halvledartillverkarna svarar upp mot modellernas prestanda. Här gäller med stor emfas principen att ingen kedja är starkare än sin svagaste länk. Figur 1 visar komplexiteten i en tredimensionell struktur och att modellera densamma.

2 Figur 1 Den MOS-modell som är närmast till att kallas standard idag är BSIM3v3. Även om den funnits tillgänglig en tid så är det först på sistone som den vunnit verkligt genomslag. En orsak till detta är att implementationerna av den tidigare skilde mellan olika simulatorer, en identisk krets uppförde sig alltså (markant) olika i olika simulatorer. Detta hemsöker fortfarande EKV-modellen, som ursprungligen togs fram för lågspända applikationer och MOS-geometrier >1µm. Dess senare versioner är fullt användbara även för RF-kretsar och mindre geometrier. Dessvärre är det långt ifrån alltid som dessa senare modeller implementerats i verktygsmakarnas simulatorer, och på samma vis. Båda dessa modeller (och de flesta andra) har också en svaghet i modelleringen av brus. Många effekter och bidrag som blir signifikanta vid höga frekvenser negligeras, trots att det alltid finns en reell bruskomponent. Detta gäller särskilt för kretsar med Q-värde>3-4, där gate-brus (i realiteten) börjar göra sig gällande. Den enda (vanliga) modell som tar hänsyn till detta är MOS model 9 som tagits fram av Philips. Den finns numera implementerad i de flesta vanliga simulatorerna, och allt fler halvledartillverkare tillhandahåller också extraherade parameterset för den (liksom för de andra). För alla tre modellerna ovan gäller att man skall vara försiktig när man använder dem över 3-4 GHz om inte parameterseten optimerats för detta. Vad gäller deras individuella fördelar och nackdelar så har några av dem summerats i tabell 1. BSIM3v3 EKV MOS model 9 DC-modell AC-modell Brus, specifikt Submikronprocesser RF > 4 GHz Modellkomplexitet Tabell 1 För bipolära transistorer (BJT) och deras modeller är situationen inte lika kaotisk. Den gamla hederliga Gummel-Poon-modellen har tills helt nyligen varit fullt tillfredsställande. Funktionen i en bipolär transistor är också helt väsensskild från den i en MOS-transistor. Avvikelser relativt mätningar börjar bli märkbara över 1 GHz, men inte direkt besvärande förrän ytterligare något högre i frekvens. Lyckligtvis finns sedan en tid VBIC-modellen, som är implementerad i de flesta simulatorer och redo att axla ansvaret även för nya högfrekventa komponenter som till exempel HBT i kiselgermanium. För en mer detaljerad insyn i transistormodellerna hänvisas till den aktuella simulatorns manualer. Ett sorgligt försummat kapitel är däremot modelleringen av passiva komponenter, typ RLC. I och med att hela processindustrin har styrts mot att klämma in allt fler transistorer på allt mindre yta så har det här kapitlet mer eller mindre glömts bort. Analogkonstruktörerna har tigit och lidit samt förlitat sig på gamla beprövade knep för att klara sig med vad som finns att tillgå. Den metodiken ser nu ut att ha nått vägs ände, dels på grund av den komplexitet som blir följden av operation i radioområdet, dels på grund av att få företag idag har råd att låta sina konstruktörer utbilda sig i ett antal år innan de gör nytta. Eftersom modellerna i simulatorerna är ganska rudimentära brukar bättre modeller, där hänsyn tas till parasiteffekter från bland annat substratet, bifogas leverantörens designkit. Här har, om inte alla, så åtminstone de dominerande effekterna medtagits, som visas i figur 2.

3 Figur 2 Den allt överskuggande (negativa) effekten är kopplingen mot substratet, vilket framgår ännu tydligare av figur 3. I några fall är de prestanda man kan uppnå med en standard CMOS-process otillräckliga. För att möta dessa krav har det utvecklats processer där komponenterna är mer eller mindre isolerade från substratet och från varandra. Exempel på detta är SOI (kisel på isolator) och tjockare isolation (oxid) mellan komponenterna och substratet. Speciellt viktigt är detta för induktanser som har sin enda större tillämpning (på kisel) i RF-området. För att underlätta för konstruktören är det lämpligt att tillhandahålla specifikt karakteriserade induktanser, snarare än att förlita sig på helt parametriserbara, vilket i regel är tillfyllest för resistanser och kapacitanser. Vpos GND P P+ P well P well 0.1 Ohm*cm Figur Ohm*cm Sedan minskar dessvärre ambitionen hos somliga designkit. Trots att hela signalvägen måste inkluderas i en meningsfull simulering, och trots att vi ännu inte lämnat kiselbrickan, så är de modeller som

4 tillhandahålls för padceller och kapslar i många fall alltför rudimentära. Detta trots att det inte är någon ovanlighet att de utgör den dominerande (eller åtminstone begränsande) delen av konstruktionen. Vanliga analoga padceller är, i likhet med de digitala, oftast försedda med väl tilltagna skyddskomponenter mot ESD. I detta fall kan nödvändigheten av det diskuteras, eftersom ESDtåligheten i detta fall till stor del beror av kretsens layout och topografi inne i kärnan. ESD-skyddet är också en rejäl kapacitans som i många fall kan döda en känslig signalväg. I värsta fall kan man till och med råka ut för serieresonans med bondtrådens induktans. Man får sällan något gratis i den här världen, och för att lösa problemet måste ESD-skyddet minskas eller till och med tas bort. Dessutom bör paddarnas struktur optimeras enligt figur 4 så att isoleringen mot omvärlden blir maximal. Efter noggrann karakterisering kan biblioteket sedan modelleras och integreras i designkitet. Försiktighet och klara rutiner för hantering av kretsar med reducerat ESD-skydd rekommenderas självklart. PAD1 PAD2 PAD3 Metal2 Oxide Metal1 Oxide N-Epi+BL Substrate PAD1 Metal1 Substrate Cont. PAD2 Sinker-cont. PAD3 Substrate Cont. Substrate Cont. Figur 4 Vad gäller kapseln så är man som halvledarleverantör eller konstruktör inte lika fri. Man bör välja en elektromekaniskt liten kapsel av SMD-typ, förutsatt att effektutvecklingen tillåter det, men sedan kan man inte göra mycket mer än att optimera sina bondtrådar mot tillgängliga kaviteter, förutom en mycket noggrann karakterisering av kapseln/kaviteten så att modellen i simuleringen ger klart besked om hur mycket kapseln försämrar signalkvaliteten (förbättringar hör inte till vanligheterna). Utvecklare med gott om tid och pengar kan förstås få en egen chipanpassad kavitet definierad och modellerad, men det är bara att rekommendera för högvolymprodukter. Verktyg för tredimensionell parameterextrahering finns tillgängliga som visas i figur 5. Mätta (blå) relativt simulerade (röd) S- parametrar för en SSOP20-kapsel mellan pinne 19 och pinne 20 visar god överensstämmelse enligt figur 7 (Pinne 19 är ansluten till 50Ω avslutning och pinne 20 till en intern kortslutning). För att göra antalet modeller hanterligt är det enklast att modularisera dem enligt konceptet i figur 6.

5 Figur 5 PAD+ ESD Bond- Wires Package Solder Dots Figur 6

6 Figur 7 Simulering Oavsett modellernas kvalitet så är själva simuleringen och de parameterset man matar dem med av vital betydelse för simuleringsresultatet. För RF-kretsar specifikt så är de också svåra att analysera med traditionell transientanalys. Således bör modellerna även implementeras i verktyg kapabla att arbeta i frekvensdomänen, vilket föredras av många RF-konstruktörer. Traditionellt så har man vanligen arbetat med så kallad worst case -konstruktion, vilket i sin mest fundamentala form innebär att alla hörn i den imaginära rymd som bildas av processparametrarna och deras variation inkluderas i simuleringen. Med dagens komplexa modeller blir det snabbt ohållbart, då N parametrar ger 2 N hörn. Redan 10 processparametrar ger alltså 1024 hörn, vilket är alldeles för mycket att simulera, eller i alla fall överblicka. Sedan länge har man istället använt sig av konstruktionsorienterade worst case. Med andra ord så har man definierat ett grundläggande paket med oberoende processparametrar, så kallade MAP-data (Manufacturing Acceptance Parameters). Den processparametriska yielden (3σ) är redan inkluderad i dessa parameterpaket, vars gränser i sin tur kan användas för att skapa worst case - parametrar för respektive komponent. Fördelarna med denna metod är ett minskat antal hörn tack vare informationen från MAP-data samt att dessa hörn är orienterade med avseende på komponenternas uppförande och variation. Problemen är dock inte över för det. Kontruktionens slutliga uppförande kan ändå inte garanteras eftersom det på intet vis är säkert att worst case för densamma verkligen befinner sig i ett hörn av processparameterrymden. Ofta saknas också information om korrelationen mellan variationen av olika parametrar. På grund av att många parametrar aldrig varierar oberoende av varandra (se till exempel gateoxid för NMOS respektive PMOS) så är sådana enkla simuleringar onödigt pessimistiska. Det är, som vi skall se lite senare, särskilt tydligt för RF-kretsar på grund av den stora mängd parasitiska komponenter som blir signifikanta och måste inkluderas i simuleringen.

7 Tack vare den ökade processorkraften finns det numera en lösning på detta. Lösningen heter statistisk simulering eller MonteCarlo-simulering, vilket i grunden innebär att alla parametrars distribution och deras beroende av varandra definieras och utnyttjas till att simulera hela parameterrymden, naturligtvis med avseende på något eller några specificerade data hos konstruktionen. Alla designkit för analog konstruktion, i synnerhet för RF, bör inkludera denna möjlighet. Det gäller såväl simulatorer som modeller och parameterset, så både verktygsmakare och halvledarleverantörer har sitt ansvar att ta här. MonteCarlo-simulering är i grunden en ganska ointelligent metod, i så måtto att man har inget eller föga inflytande över hur individuella stimuli väljs. Den uniforma (eller gaussiska) distributionen imiterar dock ganska väl hur processen varierar. En typisk simulering genererar mängder av data och kräver verktyg för statistisk analys som visas i figur 8. Figur 8 Statistisk sensivitetsanalys kan utföras genom att korrelera valda ingångsstimuli mot valda utgångsstimuli. På så sätt får man, till skillnad mot i en worst case -analys, en uppskattning av sannolikheten för de specifika utgångsvärdena, vilket ger konstruktören värdefull information i hans strävan att centrera konstruktionen mot processens variation, och således optimera produktionsutbytet. MonteCarlo-simulering möjliggör analys av processpridningar enligt ovan, men även av parametrar som i hög grad relaterar till den fysiska layouten, som matchning [2] och koppling/överhörning av brus [3][4]. Det förutsätter naturligtvis tillgång till modeller enligt ovan där dessa effekter och variationer inkluderats. Här är det viktigt att de parasitiska komponenter som uppkommer som en följd av den fysiska layouten och ledningsdragningen extraheras och inkluderas i simuleringen, som visas i figur 9. Figur 9

8 Detta gäller givetvis bara de parasiter som tillkommer genom komponenternas placering, de som existerar inom respektive komponent är ju redan kända och modellerade. Som exempel kan nämnas att en ringoscillator som simulerades utan dessa parasiter svängde med 828MHz, medan frekvensen sjönk till det mer rättvisande 540MHz om parasiterna inkluderades. Mätvärdena var MHz, då modellerna som oftast är fallet var något pessimistiska. I de fall man har ett begränsat antal vitala parametrar och dessutom får tillfredsställande resultat med vanliga deterministiska metoder kan man ofta klara sig utan MonteCarlo-simuleringar. Är man till exempel endast intresserad av variansen och konstruktionen inte är alltför olinjär kan man ofta få en korrekt beräkning av utgångsvariansen som en funktion av ingångsvariansen. Så långt har vi hyllat kontinuitet i modellerna som något alltigenom berömvärt. Den verkliga världen är nu inte linjär i all oändlighet, förr eller senare drabbas alla spänningsförande lager och geometrier i en halvledarkrets av genombrott. De olika mekanismer som orsakar detta behöver vi inte gå närmare in på, vi kan nöja oss med att konstatera att när geometrierna krymper är det logiskt att den spänning vid vilken överslag/genombrott sker också minskar. Även om ett marginellt överskridande av rekommenderad operationsspänning inte nödvändigtvis behöver orsaka genombrott så accelererar det komponentens åldrande. Det vore således önskvärt att även simulera kretsen med en uppsättning parametrar och modeller där varje komponents processberoende begränsningar specificerats så att man kan få en rapport med varningar när dessa överskrids, en så kallad SOAC (Safe Operating Area Check). Som komplement till tidigare beskrivna analyser är det närmast ovärderligt. Ett översiktligt exempel på de kontroller som görs i en standard BiCMOS-process visas i tabell 2. Komponent Modellnamn Parameter 1 Parameter 2 Parameter 3 Parameter 4 Parameter 5 Parameter 6 Lågspänd MODN VGSmax VDSmax VGBmax VDBmax VSBmax NMOS Högspänd MODNH VGSmax VDSmax VGBmax VDBmax VSBmax NMOS med tunn gateoxid Lågspänd MODP VGSmax VDSmax VGBmax VDBmax VSBmax VBpsubmax PMOS Vertikal NPN NPNXYZ VCEmax VBpsubmax VEBmax VCBmax Skalbar Vertikal NPN NPNXYZMZ VCEmax VBpsubmax VEBmax VCBmax Spegel Lateral PNP PNPLAT3 VCEmax VBpsubmax VEBmax Poly1 Motstånd RPOLY1 VRbulkmax VRmax Poly2 Motstånd RPOLY2 VRbulkmax VRmax Poly2 Motstånd RPOLYH VRbulkmax VRmax Högresistivt Nwell Motstånd RNWELL VRbulkmax VRmax Lågspänt Pwell Motstånd RPWELL VRbulkmax VRmax N+ Motstånd RDIFFN VRbulkmax VRmax P+ Motstånd RDIFFP VRbulkmax VRmax Sinker CSINK VCmax VCbulkmax Kondensator Poly1-Poly2 Kondensator CPOLY VCmax VCbulkmax Tabell 2 Systemkonstruktion Så här långt har vi rört oss på grundläggande komponentnivå, utan att bekymra oss om systemsimulering av RF-konstruktionerna, vilka i huvudsak är uppbyggda av förstärkare, filter, oscillatorer och mixers. De första två är välkända inom vanlig lågfrekvent analog konstruktion, men oscillatorer och mixers är inte bara svåra att analysera i simulatorer av SPICE-typ, utan ger också upphov till såväl brus som en mängd intermodulationsprodukter. Detta handlar dock om konstruktionens arkitektur snarare än vilket verktyg som används, så jag nöjer mig med att hänvisa till en utmärkt artikel i ämnet [5].

9 Lars Snith Austria Mikro Systeme International AG Referenser: [1] Dokumentation AMSAG HitKit [2] Matchning i integrerade kretsar Lars Snith, Elektronik i Norden 4/97 [3] Konstruera för mindre störningar, I Gebhard Melcher, Alastair Hopper & Bernd Schafferer, Elektronik i Norden 1/98 [4] Konstruera för mindre störningar, II Gebhard Melcher, Alastair Hopper & Bernd Schafferer, Elektronik i Norden 2/98 [5] Introduction to RF Simulation and Its Application Kenneth S. Kundert, IEEE Journal of Solid-State Circuits, Vol.34, No.9, September 1999