ASIC TENTAMEN TSTE87. Tid: Lördag 18 mars 2006 kl. 08:00 12:00 Time: Saturday March , 08:00 12:00

Transkript

1 ASIC ENAMEN SE87 i: Lörg 18 mrs 2006 kl. 08:00 12:00 ime: Stury Mrch , 08:00 12:00 Plts/loction: ER1 Ansvrig lärre: Oscr Gustfsson, , Responsible techer: Hjälpmeel: Allowe i: Anvisningr: Instructions: Räkneos Clcultor För gokän tentmen forrs 0 poäng. For pssing 0 points re require. otl points on first question = min {10, (orl exm points + first question points)} ht is, you re free to solve n rbitrry number of the subproblems of question 1. otl points on the first question will never excee 10. Visning: Disply: 1 mrs 2006 kl. 12:0 1:00 i Nollstället. Mrch , 12:0 1:00 in Nollstället. Lösningr: Korrior C melln B25 och B27. Solutions: Corrior C between B25 n B27. Betygslist: Gres: Anslås senst 1 mrs 2006 p s s som ovn. Poste t ltest Mrch s bove.

2 1. ) Ange två potentiell nckelr me scttere och clustere lookhe pipelining? Nme two possible rwbcks of using scttere n clustere lookhe pipelining? (2) b) Hur mång bitr är i snitt nollskil för tvåkomplements- respektive CSDrepresenttion? How mny bits re non-zero on verge for two s complement n CSD representtion, respectively? (2) c) Hur påverks effektförbrukningen respektive grinförröjningen för CMOS kretsr när mtningsspänningen vriers? Som V 2 DD, V DD, V 1/2 DD, 1/V 1/2 DD, 1/V DD eller 1/V 2 DD? How is the power consumption n gte ely for CMOS circuits ffecte by vrying the power supply voltge, respectively? As V 2 DD, V DD, V 1/2 DD, 1/V 1/2 DD, 1/V DD, or 1/V 2 DD? (2) ) Vrför ts et br hänsyn till e rekursiv elrn v lgoritmen när miniml smpelperioen, min, skll bestämms? Why o we only consier the recursive prts of the lgorithm when the miniml smple perio, min, is etermine? (2) e) Hur kn mn omvnl ett tl i signe-igit representtion till ett i tvåkomplementsrepresenttion? How cn number in signe-igit representtion be converte to one in two s complement representtion? (2) 2. Livstisigrmmet för ett ntl processer viss nen. he lifetime grph for number of processes is shown below. b c f e g h i j j Utför resursllokering och tillelning för processern me vänsterkntslgoritmen. Antg tt processern får ligg knt-i-knt. Perform resource lloction n ssignment for the processes using the left ege lgorithm. Assume tht processes cn be plce ege-to-ege. (6)

3 . Filtret nen sk implementers me en rkitektur som nväner elt minne. Beräkningselementen är v två typer, multipliktorer och erre, och vr för sig homogen och non-preemptive. Ltencyn är två tisenheter för multipliktorern och en tisenhet för errn. Exekveringstien är en tisenhet för bå typern v beräkningselement. he filter below is to be implemente using shre memory rchitecture. he processing elements re of two types, multipliers n ers, ech type is homogenous n non-preemptive. he ltency is two time units for the multipliers n one time unit for the ers. he execution time is one time unit for both types of processing elements. x(n) b c y(n) ) Beräkn miniml smpelperioen min. Determine the miniml smple perio min. (4) b) Beräkn tien för en kritisk vägen cp. Determine the time of the criticl pth cp. (2) c) Rit signlflöesgrfen i preceensform. Drw the signl-flow grph in preceence form. (6) ) Scheuler lgoritmen så tt smple = min. Scheule the lgorithm so tht smple = min. (8) e) Bestäm et teoretisk ntlet multipliktorer och erre som behövs för tt uppnå smple = min. Determine the theoreticl number of multipliers n ers require to obtin smple = min. (2)

4 4. Nenståene symmetrisk tvåportsptor är given och sk nväns som ett bit-seriellt beräkningselement. Moell-1-logik sk nväns, vs ett pipelineregister efter vrje tomär opertion (ition, subtrktion, multipliktion). he symmetric twoport ptor below is to be implemente s bit-seril processing element. Moel 1 logic shoul be use, i.e., one pipelining register fter ech tomic opertion (ition, subtrction, multipliction). A 2 B 2 - A 1 B 1 ) Rit ett schem för ett processelement å koefficienten är Uttryck koefficienten i CSD representtion. Använ byggblock som helerre, D-vippor och logisk grinr. Drw schemtic for the processing element given tht the coefficient is Express the coefficient in CSD representtion. Use builing blocks such s full ers, D flip-flops, n logic gtes. (6) b) Bestäm ltency och exekveringsti för processelementet vi en torläng på 17 bitr. Determine the ltency n execution time for the processing element given tht the t worlength is 17 bits. (4) c) Går et tt gör någr ytterligre förbättringr för tt få ner processelementets komplexitet? Motiver itt svr. Is it possible to further reuce the complexity of the processing element? Motivte your nswer. (2) ) Antg tt ett igitlt lttice vågfilter v orning sju sk relisers (enligt nenståene figur) och tt smpelhstigheten är 10 MSmple/s. Hur mång itioner respektive multipliktioner utförs per sekun? (Multipliktionen me en hlv 4 på utgången räkns inte som en multipliktion.) Assume tht seventh orer lttice wve 0 igitl filter is to be implemente (s x(n) y(n) shown in the figure below) n tht the 1/2 smple rte is 10 MSmple/s. How mny itions n multiplictions re performe 1 5 per secon? (he multipliction with hlf t the output shoul not be consiere 2 6 multipliction.) (4)

5 5. Ett filter me följne tillstånsrepresenttion sk implementers me istribuer ritmetik och iso-morfisk mppning. A filter with the following stte-spce representtion is to be implemente using istribute rithmetic n iso-morphic mpping. v 1 ( n + 1) v 2 ( n + 1) yn ( ) = v 1 ( n) v 2 ( n) xn ( ) ) Beskriv rkitekturen. Använ byggblock som skiftckumultorer, skiftregister, ROM, etc. Describe the rchitecture. Use builing blocks such s shift ccumultors, shift registers, ROM, etc. (6) b) Bestäm längen på skiftregister och shimming ely om tien för ett smpel är 25 klockcykler. Determine the lengths of the shift registers n the mount of shimming ely if the smple perio is 25 clock cycles. (6) c) Bestäm innehållet i ROM:et som nväns för tt beräkn v 1 (n + 1). Beskriv me lämplig binär representtion. Determine the contents of the ROM use to compute v 1 (n +1). Describe the contents using suitble binry representtion. (4)

6 ASIC ENAMEN SE87 i: Lörg 18 mrs 2006 kl. 08:00 12:00 ime: Stury Mrch , 08:00 12:00 Plts/loction: ER1 Ansvrig lärre: Oscr Gustfsson, , Responsible techer: Hjälpmeel: Allowe i: Anvisningr: Instructions: Räkneos Clcultor För gokän tentmen forrs 0 poäng. For pssing 0 points re require. otl points on first question = min {10, (orl exm points + first question points)} ht is, you re free to solve n rbitrry number of the subproblems of question 1. otl points on the first question will never excee 10. Visning: Disply: 1 mrs 2006 kl. 12:0 1:00 i Nollstället. Mrch , 12:0 1:00 in Nollstället. Lösningr: Korrior C melln B25 och B27. Solutions: Corrior C between B25 n B27. Betygslist: Gres: Anslås senst 1 mrs 2006 p s s som ovn. Poste t ltest Mrch s bove.

7 1. ) Ange två potentiell nckelr me scttere och clustere lookhe pipelining? Nme two possible rwbcks of using scttere n clustere lookhe pipelining? (2) b) Hur mång bitr är i snitt nollskil för tvåkomplements- respektive CSDrepresenttion? How mny bits re non-zero on verge for two s complement n CSD representtion, respectively? (2) c) Hur påverks effektförbrukningen respektive grinförröjningen för CMOS kretsr när mtningsspänningen vriers? Som V 2 DD, V DD, V 1/2 DD, 1/V 1/2 DD, 1/V DD eller 1/V 2 DD? How is the power consumption n gte ely for CMOS circuits ffecte by vrying the power supply voltge, respectively? As V 2 DD, V DD, V 1/2 DD, 1/V 1/2 DD, 1/V DD, or 1/V 2 DD? (2) ) Vrför ts et br hänsyn till e rekursiv elrn v lgoritmen när miniml smpelperioen, min, skll bestämms? Why o we only consier the recursive prts of the lgorithm when the miniml smple perio, min, is etermine? (2) e) Hur kn mn omvnl ett tl i signe-igit representtion till ett i tvåkomplementsrepresenttion? How cn number in signe-igit representtion be converte to one in two s complement representtion? (2) 2. Livstisigrmmet för ett ntl processer viss nen. he lifetime grph for number of processes is shown below. b c f e g h i j j Utför resursllokering och tillelning för processern me vänsterkntslgoritmen. Antg tt processern får ligg knt-i-knt. Perform resource lloction n ssignment for the processes using the left ege lgorithm. Assume tht processes cn be plce ege-to-ege. (6)

8 . Filtret nen sk implementers me en rkitektur som nväner elt minne. Beräkningselementen är v två typer, multipliktorer och erre, och vr för sig homogen och non-preemptive. Ltencyn är två tisenheter för multipliktorern och en tisenhet för errn. Exekveringstien är en tisenhet för bå typern v beräkningselement. he filter below is to be implemente using shre memory rchitecture. he processing elements re of two types, multipliers n ers, ech type is homogenous n non-preemptive. he ltency is two time units for the multipliers n one time unit for the ers. he execution time is one time unit for both types of processing elements. x(n) b c y(n) ) Beräkn miniml smpelperioen min. Determine the miniml smple perio min. (4) b) Beräkn tien för en kritisk vägen cp. Determine the time of the criticl pth cp. (2) c) Rit signlflöesgrfen i preceensform. Drw the signl-flow grph in preceence form. (6) ) Scheuler lgoritmen så tt smple = min. Scheule the lgorithm so tht smple = min. (8) e) Bestäm et teoretisk ntlet multipliktorer och erre som behövs för tt uppnå smple = min. Determine the theoreticl number of multipliers n ers require to obtin smple = min. (2)

9 4. Nenståene symmetrisk tvåportsptor är given och sk nväns som ett bit-seriellt beräkningselement. Moell-1-logik sk nväns, vs ett pipelineregister efter vrje tomär opertion (ition, subtrktion, multipliktion). he symmetric twoport ptor below is to be implemente s bit-seril processing element. Moel 1 logic shoul be use, i.e., one pipelining register fter ech tomic opertion (ition, subtrction, multipliction). A 2 B 2 - A 1 B 1 ) Rit ett schem för ett processelement å koefficienten är Uttryck koefficienten i CSD representtion. Använ byggblock som helerre, D-vippor och logisk grinr. Drw schemtic for the processing element given tht the coefficient is Express the coefficient in CSD representtion. Use builing blocks such s full ers, D flip-flops, n logic gtes. (6) b) Bestäm ltency och exekveringsti för processelementet vi en torläng på 17 bitr. Determine the ltency n execution time for the processing element given tht the t worlength is 17 bits. (4) c) Går et tt gör någr ytterligre förbättringr för tt få ner processelementets komplexitet? Motiver itt svr. Is it possible to further reuce the complexity of the processing element? Motivte your nswer. (2) ) Antg tt ett igitlt lttice vågfilter v orning sju sk relisers (enligt nenståene figur) och tt smpelhstigheten är 10 MSmple/s. Hur mång itioner respektive multipliktioner utförs per sekun? (Multipliktionen me en hlv 4 på utgången räkns inte som en multipliktion.) Assume tht seventh orer lttice wve 0 igitl filter is to be implemente (s x(n) y(n) shown in the figure below) n tht the 1/2 smple rte is 10 MSmple/s. How mny itions n multiplictions re performe 1 5 per secon? (he multipliction with hlf t the output shoul not be consiere 2 6 multipliction.) (4)

10 5. Ett filter me följne tillstånsrepresenttion sk implementers me istribuer ritmetik och iso-morfisk mppning. A filter with the following stte-spce representtion is to be implemente using istribute rithmetic n iso-morphic mpping. v 1 ( n + 1) v 2 ( n + 1) yn ( ) = v 1 ( n) v 2 ( n) xn ( ) ) Beskriv rkitekturen. Använ byggblock som skiftckumultorer, skiftregister, ROM, etc. Describe the rchitecture. Use builing blocks such s shift ccumultors, shift registers, ROM, etc. (6) b) Bestäm längen på skiftregister och shimming ely om tien för ett smpel är 25 klockcykler. Determine the lengths of the shift registers n the mount of shimming ely if the smple perio is 25 clock cycles. (6) c) Bestäm innehållet i ROM:et som nväns för tt beräkn v 1 (n + 1). Beskriv me lämplig binär representtion. Determine the contents of the ROM use to compute v 1 (n +1). Describe the contents using suitble binry representtion. (4)

11 ASIC ENAMEN SE87 i: Lörg 18 mrs 2006 kl. 08:00 12:00 ime: Stury Mrch , 08:00 12:00 Plts/loction: ER1 Ansvrig lärre: Oscr Gustfsson, , Responsible techer: Hjälpmeel: Allowe i: Anvisningr: Instructions: Räkneos Clcultor För gokän tentmen forrs 0 poäng. For pssing 0 points re require. otl points on first question = min {10, (orl exm points + first question points)} ht is, you re free to solve n rbitrry number of the subproblems of question 1. otl points on the first question will never excee 10. Visning: Disply: 1 mrs 2006 kl. 12:0 1:00 i Nollstället. Mrch , 12:0 1:00 in Nollstället. Lösningr: Korrior C melln B25 och B27. Solutions: Corrior C between B25 n B27. Betygslist: Gres: Anslås senst 1 mrs 2006 p s s som ovn. Poste t ltest Mrch s bove.

12 1. ) Ange två potentiell nckelr me scttere och clustere lookhe pipelining? Nme two possible rwbcks of using scttere n clustere lookhe pipelining? (2) b) Hur mång bitr är i snitt nollskil för tvåkomplements- respektive CSDrepresenttion? How mny bits re non-zero on verge for two s complement n CSD representtion, respectively? (2) c) Hur påverks effektförbrukningen respektive grinförröjningen för CMOS kretsr när mtningsspänningen vriers? Som V 2 DD, V DD, V 1/2 DD, 1/V 1/2 DD, 1/V DD eller 1/V 2 DD? How is the power consumption n gte ely for CMOS circuits ffecte by vrying the power supply voltge, respectively? As V 2 DD, V DD, V 1/2 DD, 1/V 1/2 DD, 1/V DD, or 1/V 2 DD? (2) ) Vrför ts et br hänsyn till e rekursiv elrn v lgoritmen när miniml smpelperioen, min, skll bestämms? Why o we only consier the recursive prts of the lgorithm when the miniml smple perio, min, is etermine? (2) e) Hur kn mn omvnl ett tl i signe-igit representtion till ett i tvåkomplementsrepresenttion? How cn number in signe-igit representtion be converte to one in two s complement representtion? (2) 2. Livstisigrmmet för ett ntl processer viss nen. he lifetime grph for number of processes is shown below. b c f e g h i j j Utför resursllokering och tillelning för processern me vänsterkntslgoritmen. Antg tt processern får ligg knt-i-knt. Perform resource lloction n ssignment for the processes using the left ege lgorithm. Assume tht processes cn be plce ege-to-ege. (6)

13 . Filtret nen sk implementers me en rkitektur som nväner elt minne. Beräkningselementen är v två typer, multipliktorer och erre, och vr för sig homogen och non-preemptive. Ltencyn är två tisenheter för multipliktorern och en tisenhet för errn. Exekveringstien är en tisenhet för bå typern v beräkningselement. he filter below is to be implemente using shre memory rchitecture. he processing elements re of two types, multipliers n ers, ech type is homogenous n non-preemptive. he ltency is two time units for the multipliers n one time unit for the ers. he execution time is one time unit for both types of processing elements. x(n) b c y(n) ) Beräkn miniml smpelperioen min. Determine the miniml smple perio min. (4) b) Beräkn tien för en kritisk vägen cp. Determine the time of the criticl pth cp. (2) c) Rit signlflöesgrfen i preceensform. Drw the signl-flow grph in preceence form. (6) ) Scheuler lgoritmen så tt smple = min. Scheule the lgorithm so tht smple = min. (8) e) Bestäm et teoretisk ntlet multipliktorer och erre som behövs för tt uppnå smple = min. Determine the theoreticl number of multipliers n ers require to obtin smple = min. (2)

14 4. Nenståene symmetrisk tvåportsptor är given och sk nväns som ett bit-seriellt beräkningselement. Moell-1-logik sk nväns, vs ett pipelineregister efter vrje tomär opertion (ition, subtrktion, multipliktion). he symmetric twoport ptor below is to be implemente s bit-seril processing element. Moel 1 logic shoul be use, i.e., one pipelining register fter ech tomic opertion (ition, subtrction, multipliction). A 2 B 2 - A 1 B 1 ) Rit ett schem för ett processelement å koefficienten är Uttryck koefficienten i CSD representtion. Använ byggblock som helerre, D-vippor och logisk grinr. Drw schemtic for the processing element given tht the coefficient is Express the coefficient in CSD representtion. Use builing blocks such s full ers, D flip-flops, n logic gtes. (6) b) Bestäm ltency och exekveringsti för processelementet vi en torläng på 17 bitr. Determine the ltency n execution time for the processing element given tht the t worlength is 17 bits. (4) c) Går et tt gör någr ytterligre förbättringr för tt få ner processelementets komplexitet? Motiver itt svr. Is it possible to further reuce the complexity of the processing element? Motivte your nswer. (2) ) Antg tt ett igitlt lttice vågfilter v orning sju sk relisers (enligt nenståene figur) och tt smpelhstigheten är 10 MSmple/s. Hur mång itioner respektive multipliktioner utförs per sekun? (Multipliktionen me en hlv 4 på utgången räkns inte som en multipliktion.) Assume tht seventh orer lttice wve 0 igitl filter is to be implemente (s x(n) y(n) shown in the figure below) n tht the 1/2 smple rte is 10 MSmple/s. How mny itions n multiplictions re performe 1 5 per secon? (he multipliction with hlf t the output shoul not be consiere 2 6 multipliction.) (4)

15 5. Ett filter me följne tillstånsrepresenttion sk implementers me istribuer ritmetik och iso-morfisk mppning. A filter with the following stte-spce representtion is to be implemente using istribute rithmetic n iso-morphic mpping. v 1 ( n + 1) v 2 ( n + 1) yn ( ) = v 1 ( n) v 2 ( n) xn ( ) ) Beskriv rkitekturen. Använ byggblock som skiftckumultorer, skiftregister, ROM, etc. Describe the rchitecture. Use builing blocks such s shift ccumultors, shift registers, ROM, etc. (6) b) Bestäm längen på skiftregister och shimming ely om tien för ett smpel är 25 klockcykler. Determine the lengths of the shift registers n the mount of shimming ely if the smple perio is 25 clock cycles. (6) c) Bestäm innehållet i ROM:et som nväns för tt beräkn v 1 (n + 1). Beskriv me lämplig binär representtion. Determine the contents of the ROM use to compute v 1 (n +1). Describe the contents using suitble binry representtion. (4)

16 ASIC ENAMEN SE87 i: Lörg 18 mrs 2006 kl. 08:00 12:00 ime: Stury Mrch , 08:00 12:00 Plts/loction: ER1 Ansvrig lärre: Oscr Gustfsson, , Responsible techer: Hjälpmeel: Allowe i: Anvisningr: Instructions: Räkneos Clcultor För gokän tentmen forrs 0 poäng. For pssing 0 points re require. otl points on first question = min {10, (orl exm points + first question points)} ht is, you re free to solve n rbitrry number of the subproblems of question 1. otl points on the first question will never excee 10. Visning: Disply: 1 mrs 2006 kl. 12:0 1:00 i Nollstället. Mrch , 12:0 1:00 in Nollstället. Lösningr: Korrior C melln B25 och B27. Solutions: Corrior C between B25 n B27. Betygslist: Gres: Anslås senst 1 mrs 2006 p s s som ovn. Poste t ltest Mrch s bove.

17 1. ) Ange två potentiell nckelr me scttere och clustere lookhe pipelining? Nme two possible rwbcks of using scttere n clustere lookhe pipelining? (2) b) Hur mång bitr är i snitt nollskil för tvåkomplements- respektive CSDrepresenttion? How mny bits re non-zero on verge for two s complement n CSD representtion, respectively? (2) c) Hur påverks effektförbrukningen respektive grinförröjningen för CMOS kretsr när mtningsspänningen vriers? Som V 2 DD, V DD, V 1/2 DD, 1/V 1/2 DD, 1/V DD eller 1/V 2 DD? How is the power consumption n gte ely for CMOS circuits ffecte by vrying the power supply voltge, respectively? As V 2 DD, V DD, V 1/2 DD, 1/V 1/2 DD, 1/V DD, or 1/V 2 DD? (2) ) Vrför ts et br hänsyn till e rekursiv elrn v lgoritmen när miniml smpelperioen, min, skll bestämms? Why o we only consier the recursive prts of the lgorithm when the miniml smple perio, min, is etermine? (2) e) Hur kn mn omvnl ett tl i signe-igit representtion till ett i tvåkomplementsrepresenttion? How cn number in signe-igit representtion be converte to one in two s complement representtion? (2) 2. Livstisigrmmet för ett ntl processer viss nen. he lifetime grph for number of processes is shown below. b c f e g h i j j Utför resursllokering och tillelning för processern me vänsterkntslgoritmen. Antg tt processern får ligg knt-i-knt. Perform resource lloction n ssignment for the processes using the left ege lgorithm. Assume tht processes cn be plce ege-to-ege. (6)

18 . Filtret nen sk implementers me en rkitektur som nväner elt minne. Beräkningselementen är v två typer, multipliktorer och erre, och vr för sig homogen och non-preemptive. Ltencyn är två tisenheter för multipliktorern och en tisenhet för errn. Exekveringstien är en tisenhet för bå typern v beräkningselement. he filter below is to be implemente using shre memory rchitecture. he processing elements re of two types, multipliers n ers, ech type is homogenous n non-preemptive. he ltency is two time units for the multipliers n one time unit for the ers. he execution time is one time unit for both types of processing elements. x(n) b c y(n) ) Beräkn miniml smpelperioen min. Determine the miniml smple perio min. (4) b) Beräkn tien för en kritisk vägen cp. Determine the time of the criticl pth cp. (2) c) Rit signlflöesgrfen i preceensform. Drw the signl-flow grph in preceence form. (6) ) Scheuler lgoritmen så tt smple = min. Scheule the lgorithm so tht smple = min. (8) e) Bestäm et teoretisk ntlet multipliktorer och erre som behövs för tt uppnå smple = min. Determine the theoreticl number of multipliers n ers require to obtin smple = min. (2)

19 4. Nenståene symmetrisk tvåportsptor är given och sk nväns som ett bit-seriellt beräkningselement. Moell-1-logik sk nväns, vs ett pipelineregister efter vrje tomär opertion (ition, subtrktion, multipliktion). he symmetric twoport ptor below is to be implemente s bit-seril processing element. Moel 1 logic shoul be use, i.e., one pipelining register fter ech tomic opertion (ition, subtrction, multipliction). A 2 B 2 - A 1 B 1 ) Rit ett schem för ett processelement å koefficienten är Uttryck koefficienten i CSD representtion. Använ byggblock som helerre, D-vippor och logisk grinr. Drw schemtic for the processing element given tht the coefficient is Express the coefficient in CSD representtion. Use builing blocks such s full ers, D flip-flops, n logic gtes. (6) b) Bestäm ltency och exekveringsti för processelementet vi en torläng på 17 bitr. Determine the ltency n execution time for the processing element given tht the t worlength is 17 bits. (4) c) Går et tt gör någr ytterligre förbättringr för tt få ner processelementets komplexitet? Motiver itt svr. Is it possible to further reuce the complexity of the processing element? Motivte your nswer. (2) ) Antg tt ett igitlt lttice vågfilter v orning sju sk relisers (enligt nenståene figur) och tt smpelhstigheten är 10 MSmple/s. Hur mång itioner respektive multipliktioner utförs per sekun? (Multipliktionen me en hlv 4 på utgången räkns inte som en multipliktion.) Assume tht seventh orer lttice wve 0 igitl filter is to be implemente (s x(n) y(n) shown in the figure below) n tht the 1/2 smple rte is 10 MSmple/s. How mny itions n multiplictions re performe 1 5 per secon? (he multipliction with hlf t the output shoul not be consiere 2 6 multipliction.) (4)

20 5. Ett filter me följne tillstånsrepresenttion sk implementers me istribuer ritmetik och iso-morfisk mppning. A filter with the following stte-spce representtion is to be implemente using istribute rithmetic n iso-morphic mpping. v 1 ( n + 1) v 2 ( n + 1) yn ( ) = v 1 ( n) v 2 ( n) xn ( ) ) Beskriv rkitekturen. Använ byggblock som skiftckumultorer, skiftregister, ROM, etc. Describe the rchitecture. Use builing blocks such s shift ccumultors, shift registers, ROM, etc. (6) b) Bestäm längen på skiftregister och shimming ely om tien för ett smpel är 25 klockcykler. Determine the lengths of the shift registers n the mount of shimming ely if the smple perio is 25 clock cycles. (6) c) Bestäm innehållet i ROM:et som nväns för tt beräkn v 1 (n + 1). Beskriv me lämplig binär representtion. Determine the contents of the ROM use to compute v 1 (n +1). Describe the contents using suitble binry representtion. (4)