Aktivitetsschemaläggning för flerkärninga processorer
|
|
- Björn Forsberg
- för 7 år sedan
- Visningar:
Transkript
1 Lunds Tekniska Högskola Datorarkitekturer med Operativsystem EDT621 Aktivitetsschemaläggning för flerkärninga processorer Tobias Lilja 5 december 2016
2 Innehåll 1 Inledning Syfte Bakgrund Teori Traditionella Schemaläggningsmetoder RMS EDF Global Minnescentrerad Schemaläggning Jämförelse & Avslutning 7 1
3 Sammanfattning En processor idag består utav av mängd olika kärnor och även fast detta är att föredra så genererar de också problem. Ett av problemen är att eftersom det finns flera kärnor så måste man även schemalägga när var och en av dessa får tillgång till de olika resurserna. Det finns då en mängd olika schemaläggningsmetoder för att hantera detta problemet, två av de enklaste är RMS(Rate Monotonic Scheduling) och EDF(Earliest Deadline First). Båda dessa metoderna är optimala men väldigt enkla. RMS är en metod som ger varje aktrivitet en statisk prioritering, medans EDF ger aktiviteter prioritet dynamiskt. En annan metod är Global real-time memory-centric scheduling som är en schemaläggningsmetod med fokus på minne. Den är utvecklad för att användas på system som kör applikationer som är tunga för minnet. 2
4 1 Inledning Den moderna processorn består inte längre utav en ensam kärna, utan den består av flera stycken. Då detta är att föredra eftersom det gör så processorn kan köra flera olika aktiviteter i princip paralellt med varandra. Ett av de problem som uppstår när det har med parallellitet göra är att det behövs något typ av schema för när de olika aktiviteterna kan köras. Man behöver därför en schemaläggare i processorn. I den här rapportet så kommer det beskrivas några olika schemaläggningsmetoderna. Först två av de enklaste och sedan en annan modernare som har ett fokus på minne. 1.1 Syfte Syftet med denna rapport är att redovisa hur olika aktivitetsschemaläggningsmetoder fungerar i flerkärninga processorer. 1.2 Bakgrund Anledningen till varför rapporten handlar om just schemaläggning är att det är både intressant och att det ytterst viktigt för moderna system att använda sig av effektiva schemaläggningsmetoder. 3
5 2 Teori 2.1 Traditionella Schemaläggningsmetoder RMS RMS står för Rate Monotonic Scheduling och är den optimala schemaläggningsmetoden bland de mtedoder som bygger på statisk prioritet. [1] Det som gör RMS till en av de vanligaste är att det är en relativt simpel metod. Den bygger på att man ger aktiviteter fast prioritet och sedan schemalägger så att alla aktiviteter blir färdiga innan de når sin deadline. Detta illustreras enkelt enligt figur 1. Figur 1: Ett diagram över hur RMS fungerar. Man ser att Task 1 har kortast period och därför också högst prioritet EDF EDF står får Earliest Deadline First och är en schemaläggningsmetod som till skillnad från RMS inte har statisk prioriterade aktiviteter. Den kör enligt principen att den aktivitet som har kortast tid till deadline får prioritet över de andra. En stor fördel med EDF är att den till skillnad från RMS är att den kan garantera att alla aktiviteter når sin deadline sålänge CPU:n användning inte öveskrider 100%. [3] 4
6 Figur 2: Ett diagram över hur EDF fungerar. Man kan t.ex se att J3 avbryter J2 eftersom J3 är närmare sin deadline. 2.2 Global Minnescentrerad Schemaläggning I artiklen: Global real-time memory-centric scheduling for multicore systems. [2] så introducerar författarna en ny typ av schemaläggningsmetod som de kallar Global Memory-Centric Scheduling. Författarna menar på att i traditionell schemaläggning så ligger fokuset på CPU:n och att man inte tar hänsyn till minnet när man schemalägger. [2, p. 2742] De föreslår därför en schemaläggare som räknar med minnesåtkomst när den beslutar om vilken aktivitet som ska köras. De tre reglerna för metoden listas nedanför: 1. För att förhindra maskning så begränsar man antalet kärnor som kan ha tillgång till minnet samtidigt. 2. Minnesfaser prioriteras över utförelsefaser och de aktiviteter som utför sina minnesfaser dynamiskt har prioritet över aktiviteter som inte har tillgång till minnet. 3. Aktivitetsprioriteringar ges enligt dess perioder. Alltså de aktiviteter med kortare perioder har prioritet över de med längre. Ifall detta ger konflikt med den andra reglen så utgår detta. Om man utgår från dessa tre regler så finns det tre olika scenarion som kan ske. Det första är att ifall alla kärnor är upptagna men kapaciteten för antal kärnor som kör minnesfaser inte är nådd. Då startas minnesfasen direkt genom att ta över den minst aktiva utförelsefasen över alla kärnor, detta enligt den andra regeln. Det andra scenariot sker är ifall även minneskapaciteten är nådd och minnesfasen som väntar har högre priroritet än någon av de aktiva. Om så är fallet så kommer så kommer den väntade ta över positionen hos den minnesfas med lägst prioritet. Det sista scenaiot är ifall 5
7 det finns lediga kärnor och minneskapaciteten inte är nådd, i detta fall så startas minnesfasen direkt i en av de lediga kärnorna. Ifall det inte passar in i något av dessa scenarion så kommer aktiviteten att blockeras. En av fördelarna med detta är att man under körning separerar de båda typerna av faser. Det gör att det alltid finns fria resurser för minnesfaser eftersom minnesfaser alltid har högre prioritet än utförelsefaser. En nackdel med metoden är att ifall belastningen på minnet är låg, för när den är låg så utnyttjas inte de virtuella minnet fullt ut och man slösar resurser.en annan sak som är värd att nämna angående den minnescentrerade schemaläggningsmetoden är att den är riktad mot applikationer som är intensiva för minnet, detta eftersom metoden prioriterar minnesaktiviteter. Ett faktiskt exempel på hur metoden fungerar visas i Fig. 3. Den visar fem aktiviteter som alla startar vid tiden 0. Figuren är tagen ur artiklen [2] och författarna förklarar den såhär: Here, we show each task with starting and end memory phase length 1 and an execution phase length between 1 to 4. We assume that the system consists of three cores so that at any time instance there are at most three tasks running concurrently. We further assume the system memory capacity is 1 core s memory bandwidth, hence, only one task can access memory at a time. The tasks are assigned global priority with task 1 having the highest priority. In Figs. a and b, each line represents the execution progress of each task: we do not show the trace for each core but only limit the Figur 3: Grafer som visar olika typer av schemaläggning number of concurrently running tasks. Fig. c shows the same trace as in (b), but we group the execution and memory phases from all tasks. 6
8 3 Jämförelse & Avslutning Om man jämför de traditionella schemaläggningsmetoderna med den mer moderna kan man direkt se att den moderna är mer komplex. Detta för att den är anpassad till ett specifikt syfte, för Global real-time memory-centric scheduling så är syftet att metoden ska användas i situationer där minnet spelar stor roll för den generella prestandan. Det är en intressant synvinkel och den skiljer sig en del från hur man traditionellt ser på schemaläggning. Slutligen så ska jag nämna att medans jag undersökte olika schemaläggningsmetoder så läste jag igenom flera andra intressanta ideér angående schemaläggning. Det fick mig att inse att det är ett område där det sker mycket forskning och att det kommer fortsätta att dyka upp nya nischade metoder. 7
9 Referenser [1] M Barr and D.B Stewart. Introduction to rate monotonic scheduling, [2] Yao Gang, R. Pellizzoni, S. Bak, Yun Heechul, and M. Caccamo. Global real-time memory-centric scheduling for multicore systems. IEEE Transactions on Computers, 65(9): , [3] Michael O Boyle. Lecture 6: Scheduling,
Öka prestanda i Shared-Cache multi-core processorer
Öka prestanda i Shared-Cache multi-core processorer 1. Abstract Många processorer har nuförtiden flera kärnor. Det är även vanligt att dessa kärnor delar på högsta nivås cachen för att förbättra prestandan.
Läs merSchemaläggnings metoderna AMP & SMP i en Multiprocessor
EDT621 Datorarkitekturer med operativsystem 7,5 HP 2015-12-05 Schemaläggnings metoderna AMP & SMP i en Multiprocessor Författare: Simon Plato Sammanfattning Rapporten beskriver två schemaläggnings metoder.
Läs merRealtidssystem. - Schemaläggning - EDAF85 - Realtidssystem (Helsingborg) Elin A. Topp. Föreläsning 6
Realtidssystem - Schemaläggning - EDAF85 - Realtidssystem (Helsingborg) Elin A. Topp Föreläsning 6 Kursens innehåll motsvarar tidigare omgångar under beteckning EDA698 Stora delar baserad på: Föreläsningsmaterial
Läs merCacheminne Intel Core i7
EDT621 Datorarkitekturer med operativsystem 7,5 hp 2015-12-07 Cacheminne i Intel Core i7 Författare: Adnan Karahmetovic Handledare: Erik Larsson Innehåll 1. Inledning... 1 1.1 Syfte... 1 1.2 Frågeställning...
Läs merHyper-Threading i Intelprocessorer
Lunds Tekniska Högskola Campus Helsingborg DATORARKITEKTURER MED OPERATIVSYSTEM EITF60 RAPPORT Hyper-Threading i Intelprocessorer 4 december 2017 Rasmus Hanning IDA2 Sammanfattning Det har sedan den första
Läs merTentamen i Realtidsprogrammering för Au3, D3, E3
Tentamen i Realtidsprogrammering för Au3, D3, E3 Ordinarie Tentamen Datum: 2005-10-21 Tid: 14:00-19:00 Ansvarig lärare: Telefon: 1438 (kontor) Hjälpmedel: Miniräknare Poäng: Tentamen omfattar 40 poäng
Läs merOutline. Datorsystemtekni. Kravspecifikation. Kravspecifikation (forts.)
Outline för D2, ICT2, E3 och Mek3 Nicholas Wickström Högskolan i Halmstad Sverige p.1/18 Förra föreläsningen Specifikation -Kravspecifikation -Funktionsspecifikation -Blockdiagram Operativsystem -Grunder,
Läs merWhat Is Hyper-Threading and How Does It Improve Performance
What Is Hyper-Threading and How Does It Improve Performance Ali Muthanna, Lunds Universitet, IDA2, EDT621 Abstract Hyper-Threading (HT) is Intel s version of simultaneous multi-threading (SMT). Hyper-Threading
Läs merRealtidssystem. - Schemaläggning - EDA698 - Realtidssystem (Helsingborg) Elin A. Topp. Föreläsning 6
Realtidssystem - Schemaläggning - EDA698 - Realtidssystem (Helsingborg) Elin A. Topp Föreläsning 6 Stora delar baserad på: Föreläsningsmaterial EDA040 (Klas Nilsson, Mathias Haage) samt EDA698 (Mats Lilja)
Läs merLunds Tekniska Högskola Datorarkitektur med operativsystem EITF60. Superscalar vs VLIW. Cornelia Kloth IDA2. Inlämningsdatum:
Lunds Tekniska Högskola Datorarkitektur med operativsystem EITF60 Superscalar vs VLIW Cornelia Kloth IDA2 Inlämningsdatum: 2018-12-05 Abstract Rapporten handlar om två tekniker inom multiple issue processorer
Läs merExam Concurrent and Real-Time Programming
LUNDS TEKNISKA HÖGSKOLA 1(5) Institutionen för datavetenskap Exam Concurrent and Real-Time Programming 2018 08 23, 14.00 19.00 1. Vad är prioritetsinversion? Illustrera med ett enkelt exempel. Redogör
Läs merCacheminne i en AMD Opteron Processor
Handledare: Erik Larsson Lunds Tekniska Högskola HT15 Cacheminne i en AMD Opteron Processor En rapport om cacheminne och dess struktur, i en 12 kärnig AMD Opteron Magny-Cours processor. Författare: Hamza
Läs merSchemaläggningsmetodik för multi-core inom Windows 7 OS Vad är scheduling och hur schemalägger Windows OS sina processer?
LUNDS TEKNISKA HÖGSKOLA Schemaläggningsmetodik för multi-core inom Windows 7 OS Vad är scheduling och hur schemalägger Windows OS sina processer? 2015-12-07 1. Inledning Det är ett faktum idag att multi-core
Läs merRealtidsprogrammering Ordinarie tentamen
Tentamen i Realtidsprogrammering Ordinarie tentamen Datum: 2006-10-20 Tid: 08:00 13:00 Ansvarig lärare: Telefon: 1438 (kontor) Hjälpmedel: Miniräknare Poäng: Tentamen omfattar 40 poäng fördelade på 7 uppgifter.
Läs merMESI-protokollets funktion i multiprocessorer
LUNDS TEKNISKA HÖGSKOLA CAMPUS HELSINGBORG MESI-protokollets funktion i multiprocessorer Jacob Petersson EDT621 Datorarkitekturer med Operativsystem 2016-HT Abstract Denna rapport syftar till att visa
Läs merCache coherence hos multicoreprocessorer
Cache coherence hos multicoreprocessorer Benjamin Holmqvist, EDT621 December 5, 2016 1 Contents 1 Inledning 3 2 Syfte 3 3 Cache Coherence 3 3.1 Implementering.......................... 4 3.2 Snoop baserade..........................
Läs merTentamen omfattar 40 poäng fördelade på 7 uppgifter. 20 poäng krävs för betyget 3, 30 poäng för betyget 4 och 36 poäng för betyget 5.
% & ' ()* #$! "#$ +-,/.
Läs merCacheminne i en Intel Core 2 Duo-processor
Peter Hesslow EDT621 Cacheminne i en Intel Core 2 Duo-processor Abstrakt Det finns många olika sätt att bygga upp ett datorminne på, och med en flerkärnig processor så blir alternativen ännu fler. Denna
Läs merOmtentamen i Realtidsprogrammering för Au3, D3, E3
Omtentamen i Realtidsprogrammering för Au3, D3, E3 Datum: 2004-01-14 Tid: 0800-1300 Ansvarig lärare: Telefon: 1438 (kontor) Hjälpmedel: Inga särskilda hjälpmedel är tillåtna. Poäng: Tentamen omfattar 40
Läs merTENTAMEN I REALTIDSPROCESSER OCH REGLERING TTIT62
TENTAMEN I REALTIDSPROCESSER OCH REGLERING TTIT62 Tid: Tisdagen den 2 juni 27, kl 4.-8. Lokal: TER Ansvariga lärare: Inger Klein, 28 665 eller 73-9699, Calin Curescu, 28 937 eller 73-54355 Hjälpmedel:
Läs merDatorarkitekturer med operativsystem ERIK LARSSON
Datorarkitekturer med operativsystem ERIK LARSSON Pipelining Tid SSA P Pipelining FI DI CO FO EI WO FI DI CO FO EI WO FI DI CO FO EI WO FI DI CO FO EI WO Superscalar pipelining FI DI CO FO EI WO FI DI
Läs merLARS. Ett e-bokningssystem för skoldatorer.
LARS Ett e-bokningssystem för skoldatorer. Därför behöver vi LARS Boka dator i förväg. Underlätta för studenter att hitta ledig dator. Rapportera datorer som är sönder. Samordna med schemaläggarnas system,
Läs merHyper Threading Intels implementation av SMT. Datorarkitekturer med operativsystem - EITF60. Felix Danielsson IDA2
Hyper Threading Intels implementation av SMT Datorarkitekturer med operativsystem - EITF60 Felix Danielsson IDA2 Sammanfattning Simultaneous multithreading (SMT) är en teknik som används i processorer
Läs merExamples on Analog Transmission
Examples on Analog Transmission Figure 5.25 Types of analog-to-analog modulation Figure 5.26 Amplitude modulation Figure 5.29 Frequency modulation Modulation och demodulation Baudrate = antal symboler
Läs merIsometries of the plane
Isometries of the plane Mikael Forsberg August 23, 2011 Abstract Här följer del av ett dokument om Tesselering som jag skrivit för en annan kurs. Denna del handlar om isometrier och innehåller bevis för
Läs merSpekulativ exekvering i CPU pipelining
Spekulativ exekvering i CPU pipelining Max Faxälv Datum: 2018-12-05 1 Abstrakt Speculative execution is an optimisation technique used by modern-day CPU's to guess which path a computer code will take,
Läs merOm oss DET PERFEKTA KOMPLEMENTET THE PERFECT COMPLETION 04 EN BINZ ÄR PRECIS SÅ BRA SOM DU FÖRVÄNTAR DIG A BINZ IS JUST AS GOOD AS YOU THINK 05
Om oss Vi på Binz är glada att du är intresserad av vårt support-system för begravningsbilar. Sedan mer än 75 år tillverkar vi specialfordon i Lorch för de flesta olika användningsändamål, och detta enligt
Läs merPipelining i Intel 80486
Lunds Universitet Pipelining i Intel 80486 EITF60 Datorarkitekturer med operativsystem Martin Wiezell 2017-12-04 Abstract This paper gives a brief description of the instruction pipeline of the Intel 80486
Läs mer8 < x 1 + x 2 x 3 = 1, x 1 +2x 2 + x 4 = 0, x 1 +2x 3 + x 4 = 2. x 1 2x 12 1A är inverterbar, och bestäm i så fall dess invers.
MÄLARDALENS HÖGSKOLA Akademin för utbildning, kultur och kommunikation Avdelningen för tillämpad matematik Examinator: Erik Darpö TENTAMEN I MATEMATIK MAA150 Vektoralgebra TEN1 Datum: 9januari2015 Skrivtid:
Läs merSYNKRONISERING I EN SHARED MEMORY MULTIPROCESSOR
SYNKRONISERING I EN SHARED MEMORY MULTIPROCESSOR EN INBLICK I HUR INTERCONNECTION OCH NUMA FUNGERAR DEN 5 DECEMBER 2016 FÖRFATTARE: NIKLAS SCHLIKER Examinator: Erik Larsson Innehåll Abstrakt:... 2 1.1
Läs merRealtidssystem HT03. Vad är realtidssystem? Inbyggda system. Att programmera, Tasks (Uppgifter) Realtidssystem kräver analys
Realtidssystem HT03 Vad är realtidssystem? Föreläsare: Wang Yi Rum: 1235, yi@it.uu.se, Tel: 471 3110 Assistent: Tobias Amnell Rum: 1216, tobiasa@it.uu.se, Tel: 4717122 Webbsida: www.it.uu.se/edu/course/homepage/realtid/h03
Läs merMESI i Intel Core 2 Duo
MESI i Intel Core 2 Duo Sammanfattning Denna rapport beskriver en processor (Intel Core 2 Duo) vars cache coherence protokoll är MESI. Rapporten beskriver hur processorn är uppbyggd, hur många kärnor den
Läs merTDDIU81. Processer och trådar. Andreas Dahlberg, Jonathan Doherty, Tony Magnusson, Patrik Ottosson, Rasmus Siljedahl
TDDIU81 Processer och trådar Andreas Dahlberg, Jonathan Doherty, Tony Magnusson, Patrik Ottosson, Rasmus Siljedahl Sammanfattning Den här rapporten innehåller en kort genomgång av allmän process och trådhantering
Läs merWebbreg öppen: 26/ /
Webbregistrering pa kurs, period 2 HT 2015. Webbreg öppen: 26/10 2015 5/11 2015 1. Du loggar in på www.kth.se via den personliga menyn Under fliken Kurser och under fliken Program finns på höger sida en
Läs merTentamen vid Institutionen för Datavetenskap, Linköpings universitet
TENTAMEN TDDC47 Realtids- och processprogrammering Datum: 2009-04-14 Tid: 14-18 Lokal: TER2 Jourhavande-lärare: Simin Nadjm-Tehrani (Tel: 070-2282412) Hjälpmedel: Poängantal: Miniräknare/Calculator 40p
Läs merTentamen MMG610 Diskret Matematik, GU
Tentamen MMG610 Diskret Matematik, GU 2017-01-04 kl. 08.30 12.30 Examinator: Peter Hegarty, Matematiska vetenskaper, Chalmers/GU Telefonvakt: Peter Hegarty, telefon: 0766 377 873 Hjälpmedel: Inga hjälpmedel,
Läs merFörsättsblad till skriftlig tentamen vid Linköpings Universitet Cover page for written exam at Linköping University
Försättsblad till skriftlig tentamen vid Linköpings Universitet Cover page for written exam at Linköping University Datum för tentamen Date of exam Sal Room Tid Time Kurskod Course code Provkod LADOK code
Läs merEmil Kristiansson Kurs: EDT621 Delmoment: Rapport. En introduktion till Smart cache
En introduktion till Smart cache 1 Sammanfattning Syftet med den här rapporten är att ge en introduktion till tekniken smart cache för läsaren. Smart cache är en teknik som låter de olika cacheminnena
Läs merTentamen. Datorteknik och realtidssystem
Tentamen Datorteknik och realtidssystem, TSEA81 Datum 2017-04-18 Lokal KÅRA Tid 14-18 Kurskod TSEA81 Provkod TEN1 Kursnamn Datorteknik och realtidssystem Institution ISY Antal frågor 5 Antal sidor (inklusive
Läs merOperativsystem ID2206 Tentamen TEN1 4.5 hp :00-18:00
Operativsystem ID2206 Tentamen TEN1 4.5 hp 2018-04-03 14:00-18:00 Instruktioner Du får, förutom skrivmateriel, endast ha med dig en egenhändigt handskriven A4 med anteckningar. Svaren skall lämnas på dessa
Läs merBeijer Electronics AB 2000, MA00336A, 2000-12
Demonstration driver English Svenska Beijer Electronics AB 2000, MA00336A, 2000-12 Beijer Electronics AB reserves the right to change information in this manual without prior notice. All examples in this
Läs merWebbregistrering pa kurs och termin
Webbregistrering pa kurs och termin 1. Du loggar in på www.kth.se via den personliga menyn Under fliken Kurser och under fliken Program finns på höger sida en länk till Studieöversiktssidan. På den sidan
Läs merHjälpmedel: Inga hjälpmedel förutom penna, suddgummi och glatt humör.
Tentamen Inst. för Informationsteknologi Avdelningen för Datorteknik Herbert P Sander Tel: 070 376 06 87 Ämne: Operativsystem Lokal: Post Scriptum, sal 2 Datum: Måndagen den 13 maj 2002 Tid: Kl 09.00-14.00
Läs merIsolda Purchase - EDI
Isolda Purchase - EDI Document v 1.0 1 Table of Contents Table of Contents... 2 1 Introduction... 3 1.1 What is EDI?... 4 1.2 Sending and receiving documents... 4 1.3 File format... 4 1.3.1 XML (language
Läs merAlias 1.0 Rollbaserad inloggning
Alias 1.0 Rollbaserad inloggning Alias 1.0 Rollbaserad inloggning Magnus Bergqvist Tekniskt Säljstöd Magnus.Bergqvist@msb.se 072-502 09 56 Alias 1.0 Rollbaserad inloggning Funktionen Förutsättningar Funktionen
Läs merOperativsystem ID1200/06 Tentamen :00-18:00
Operativsystem ID1200/06 Tentamen 2018-01-12 14:00-18:00 Instruktioner Du får, förutom skrivmateriel, endast ha med dig en egenhändigt handskriven A4 med anteckningar. Svaren skall lämnas på dessa sidor,
Läs merPipelining i Intel Pentium II
Pipelining i Intel Pentium II John Abdulnoor Lund Universitet 04/12/2017 Abstract För att en processor ska fungera måste alla komponenter inuti den samarbeta för att nå en acceptabel nivå av prestanda.
Läs merStyrteknik : Programmering med IEC 61131-3. Styrteknik
PLC1B:1 Styrteknik Allmänt om styrsystem (PLC) Grundinstruktioner Introduktion av GX IEC Developer Benämningar Minne SET- och RST-instruktioner PLC1B:2 PLC står för Programmable Logical Controller Kom
Läs merAnujan Balasingam IDA14 NAND flashminnen
Anujan Balasingam IDA14 NAND flashminnen Hur kan prestandan och kapaciteten förbättras? Kursansvarig: Erik Larsson Datorarkitektur med operativsystem 7,5 hp 04-12-2015 Innehållsförteckning 1. Inledning...
Läs merFö 7 TSEA81. Scheduling
Fö 7 TSEA81 Scheduling Reflektion Lab 3 Operation Linux Simple OS * wait pthread_mutex_lock si_sem_wait * signal pthread_mutex_unlock si_sem_signal * await pthread_cond_wait si_ev_await * cause pthread_cond_broadcast
Läs merOlika OS. Unix, Linux och Windows. Unix. Unix. En översikt av ett par OS. Titt på hur de gör. Många varianter. Mycket gemensamt. En del som skiljer
Olika OS En översikt av ett par OS Titt på hur de gör Unix, Linux och Windows Unix Många varianter Mycket gemensamt Unix En del som skiljer Begrepp Hur skapas en process Deamon rocess Föräldrar & barn
Läs merInkvarteringsstatistik. Göteborg & Co
Inkvarteringsstatistik Göteborg & Co April 2012 FoU/ Marknad & Försäljning Gästnätter storstadsregioner April 2012, hotell och vandrarhem Gästnattsutveckling storstadsregioner April 2012, hotell och vandrarhem
Läs merEXTERNAL ASSESSMENT SAMPLE TASKS SWEDISH BREAKTHROUGH LSPSWEB/0Y09
EXTENAL ASSESSENT SAPLE TASKS SWEDISH BEAKTHOUGH LSPSWEB/0Y09 Asset Languages External Assessment Sample Tasks Breakthrough Stage Listening and eading Swedish Contents Page Introduction 2 Listening Sample
Läs merThis exam consists of four problems. The maximum sum of points is 20. The marks 3, 4 and 5 require a minimum
Examiner Linus Carlsson 016-01-07 3 hours In English Exam (TEN) Probability theory and statistical inference MAA137 Aids: Collection of Formulas, Concepts and Tables Pocket calculator This exam consists
Läs merSjälvkörande bilar. Alvin Karlsson TE14A 9/3-2015
Självkörande bilar Alvin Karlsson TE14A 9/3-2015 Abstract This report is about driverless cars and if they would make the traffic safer in the future. Google is currently working on their driverless car
Läs merÖvning 4 EITF25 & EITF Protokoll. October 29, 2016
- 2016 Protokoll October 29, 2016 1 Uppgift 1. Nedan finns en Ethernet II-ram där Preamble, SFD och CRC är borttagna. Ramen är beskriven i hexadecimalt format. Svara på följande frågor genom att studera
Läs mer4 grundregler. Minneshantering. Problemet. Windows minkrav
4 grundregler 1. Man kan aldrig få för mycket minne 2. Minnet kan aldrig bli för snabbt Minneshantering 3. Minne kan aldrig bli för billigt 4. Programmens storlek ökar fortare än minnet i datorerna (känns
Läs merMake a speech. How to make the perfect speech. söndag 6 oktober 13
Make a speech How to make the perfect speech FOPPA FOPPA Finding FOPPA Finding Organizing FOPPA Finding Organizing Phrasing FOPPA Finding Organizing Phrasing Preparing FOPPA Finding Organizing Phrasing
Läs merVarmt välkommen som gästföreläsare till Juridiska fakulteten vid Lunds universitet
Varmt välkommen som gästföreläsare till Juridiska fakulteten vid Lunds universitet I samtliga salar finns en dator (tunn klient) med både skärm och projektor. Klienterna kan köra följande program: Adobe
Läs merStyrteknik: Binära tal, talsystem och koder D3:1
Styrteknik: Binära tal, talsystem och koder D3:1 Digitala kursmoment D1 Boolesk algebra D2 Grundläggande logiska funktioner D3 Binära tal, talsystem och koder Styrteknik :Binära tal, talsystem och koder
Läs merOperativsystem - input/output, skydd, virtualisering
Operativsystem - input/output, skydd, virtualisering Mats Björkman 2015-03-12 Lärandemål, I/O n Typer av I/O-enheter n Character, Block & Special n Minnesmappad I/O n Typer av I/O-programmering n Programmerad,
Läs merParallellism i CDC 7600, pipelinens ursprung
Lunds universitet Parallellism i CDC 7600, pipelinens ursprung Henrik Norrman EITF60 Datorarkitekturer med operativsystem Kursansvarig: Erik Larsson 4 december 2017 INNEHÅLL Parallellism i CDC 7600 Innehåll
Läs merSolutions to exam in SF1811 Optimization, June 3, 2014
Solutions to exam in SF1811 Optimization, June 3, 14 1.(a) The considered problem may be modelled as a minimum-cost network flow problem with six nodes F1, F, K1, K, K3, K4, here called 1,,3,4,5,6, and
Läs merMulti-ported cache En rapport om några lösningar till att få flera minnesaccesser simultant.
Multi-ported cache En rapport om några lösningar till att få flera minnesaccesser simultant. Sammanfattning När processorns klockhastighet ökar medför det en ökning av instruktioner vilket såklart ökar
Läs merRapport (1,5 HP) Lunds Universitet HT15
Rapport (1,5 HP) Lunds Universitet HT15 Cache-koherens protokoll i Intel Core i7 En rapport om cache-koherens och protokollet som används i Intel Core i7 processorer för att hålla minnet koherent Författare:
Läs merVätebränsle. Namn: Rasmus Rynell. Klass: TE14A. Datum: 2015-03-09
Vätebränsle Namn: Rasmus Rynell Klass: TE14A Datum: 2015-03-09 Abstract This report is about Hydrogen as the future fuel. I chose this topic because I think that it s really interesting to look in to the
Läs merProposition till Klubbmötet Regler för Tollarspecialens Tollarmästare och Juniortollarmästare
Proposition till Klubbmötet 2016-03-12 Regler för Tollarspecialens Tollarmästare och Juniortollarmästare Styrelsen för Nova Scotia Duck Tolling Retriever klubben föreslår följande ändringar i reglerna
Läs merDagens OS. Unix, Linux och Windows. Unix. Unix. En översikt av dagens OS Titt på hur de gör. Många varianter Mycket gemensamt. En del som skiljer
Dagens OS En översikt av dagens OS Titt på hur de gör Unix, Linux och Windows Unix Många varianter Mycket gemensamt Unix En del som skiljer Vanliga program, shell, etc System calls Interupts and traps
Läs merParallellism i NVIDIAs Fermi GPU
Parallellism i NVIDIAs Fermi GPU Thien Lai Phu IDA2 Abstract This report investigates what kind of computer architecture, based on Flynn s taxonomy, is used on NVIDIAs Fermi-based GPU to achieve parallellism
Läs merHur information lägger grunden för smartare verksamhet via analys och insikt
Robert Moberg - Specialist Prediktiv Analys 6 maj 2014 Hur information lägger grunden för smartare verksamhet via analys och insikt Document number Let me start with a few of qoutes... "Not everything
Läs mer1 Find the area of the triangle with vertices A = (0,0,1), B = (1,1,0) and C = (2,2,2). (6p)
Divsion of Mathematics Examination Vector algebra and applied mathematics MAA150 - TEN2 Mälardalen University Date: 2015-11-06 Examiner: Mats Bodin Exam aids: not any All solutions should be presented
Läs merProcessor pipelining genom historien (Intel i9-intel i7)
Processor pipelining genom historien (Intel i9-intel i7) Besnik Redzepi Lunds Universitet Abstrakt/Sammanfattning Syftet med denna uppsats är att jämföra Intels nya generation processorer och deras pipelining.
Läs merKommentar till bilderna. Att spara hörsel för framtiden. Bara det värdefulla är vi beredda att skydda! Hörseln vad kan vi förstå?!
Kommentar till bilderna Att spara hörsel för framtiden SIS-seminarium i Stockholm 2010-11-10 Anders Jönsson Dessa bilder är gjorda att tala till och innehåller inte en sammanfattning av föredraget. Dessutom
Läs merTentamen i ID2206, ID2200 samt IS1350 Operativsystem
Tentamen i ID2206, ID2200 samt IS1350 Operativsystem Tisdagen 2014-03-18 kl 09:00-13:00 Examinator: ID2206, ID2200 Robert Rönngren, IS1350 Jim Dowling Hjälpmedel: Inga Tentamensfrågorna behöver inte återlämnas
Läs merOperativsystem ID2200 Tentamen TEN1 3.8 hp :00-18:00
Operativsystem ID2200 Tentamen TEN1 3.8 hp 2018-04-03 14:00-18:00 Instruktioner Du får, förutom skrivmateriel, endast ha med dig en egenhändigt handskriven A4 med anteckningar. Svaren skall lämnas på dessa
Läs merCDC en jämförelse mellan superskalära processorer. EDT621 Campus Helsingborg av: Marcus Karlsson IDA
CDC6600 - en jämförelse mellan superskalära processorer av: Marcus Karlsson Sammanfattning I denna rapport visas konkret information om hur den första superskalära processorn såg ut och hur den använde
Läs merChanges in value systems in Sweden and USA between 1996 and 2006
Changes in value systems in Sweden and USA between 1996 and 2006 Per Sjölander Kristian Stålne Swedish network for Adult development Stages according to EDT (Loevinger) Stage Characteristics E4 Conformist/Diplomat
Läs merPrestandapåverkan på databashanterare av flertrådiga processorer. Jesper Dahlgren
Prestandapåverkan på databashanterare av flertrådiga processorer av Sammanfattning Behandling av information bli vanligare i dagens samhälle och för att klara denna uppgiften används ofta en databashanterare
Läs merRastercell. Digital Rastrering. AM & FM Raster. Rastercell. AM & FM Raster. Sasan Gooran (VT 2007) Rastrering. Rastercell. Konventionellt, AM
Rastercell Digital Rastrering Hybridraster, Rastervinkel, Rotation av digitala bilder, AM/FM rastrering Sasan Gooran (VT 2007) Önskat mått * 2* rastertätheten = inläsningsupplösning originalets mått 2
Läs merHantering av hazards i pipelines
Datorarkitektur med operativsystem Hantering av hazards i pipelines Lisa Arvidsson IDA2 Inlämningsdatum: 2018-12-05 Abstract En processor som använder pipelining kan exekvera ett flertal instruktioner
Läs merLösningar till Tentamen i Reglerteknik AK EL1000/EL1100/EL
Lösningar till Tentamen i Reglerteknik AK EL/EL/EL 9-6- a. Ansätt: G(s) = b s+a, b >, a >. Utsignalen ges av y(t) = G(iω) sin (ωt + arg G(iω)), ω = G(iω) = b ω + a = arg G(iω) = arg b arg (iω + a) = arctan
Läs mersamhälle Susanna Öhman
Risker i ett heteronormativt samhälle Susanna Öhman 1 Bakgrund Riskhantering och riskforskning har baserats på ett antagande om att befolkningen är homogen Befolkningen har alltid varit heterogen när det
Läs mer32 Bitar Blir 64 Sammanfattning
32 Bitar Blir 64 Sammanfattning Syftet med rapporten är att ge en insyn i det tillvägagångssätt och problem som uppstod i utvecklingen från 32 bitars CPUs till 64 bitars CPUs samt inblick i skillnaden
Läs merEn Von Neumann-arkitektur ( Von Neumann-principen i föreläsning 1) innebär:
Lösningsförslag för 725G45-tentan 3/11-10 1. Vad menas med Von Neumann-arkitektur? (2p) En Von Neumann-arkitektur ( Von Neumann-principen i föreläsning 1) innebär: Data och instruktioner lagras i samma
Läs merTentamen. Datorteknik och realtidssystem
Tentamen Datorteknik och realtidssystem, TSEA81 Datum 2017-08-18 Lokal TER2 Tid 14-18 Kurskod TSEA81 Provkod TEN1 Kursnamn Datorteknik och realtidssystem Institution ISY Antal frågor 5 Antal sidor (inklusive
Läs merÖvning 3 ETS052 Datorkommuniktion IP, TCP och
Övning 3 ETS052 Datorkommuniktion - 2015 IP, TCP och 802.11 September 22, 2015 Uppgift 1. Bestäm klassen på följande IPv4-adresser: 1.1 1.2 1.3 1.4 1.5 208.34.54.12 238.34.2.1 114.34.2.8 129.14.6.8 241.34.2.8
Läs merDatorarkitekturer med operativsystem ERIK LARSSON
Datorarkitekturer med operativsystem ERIK LARSSON Semantic gap Alltmer avancerade programmeringsspråk tas fram för att göra programvaruutveckling mer kraftfull Dessa programmeringsspråk (Ada, C++, Java)
Läs merProtokoll Föreningsutskottet 2013-10-22
Protokoll Föreningsutskottet 2013-10-22 Närvarande: Oliver Stenbom, Andreas Estmark, Henrik Almén, Ellinor Ugland, Oliver Jonstoij Berg. 1. Mötets öppnande. Ordförande Oliver Stenbom öppnade mötet. 2.
Läs merDatorsystem. Tentamen 2011-10-29
Datorsystem Tentamen 2011-10-29 Instruktioner Samtliga svar skall vara motiverade och läsbara. Eventuella tabeller och beräkningar som används för att nå svaret ska också finnas med i lösningen. Ett svar
Läs merNätverksteknik A - Introduktion till Routing
Föreläsning 8 Nätverksteknik A - Introduktion till Routing Lennart Franked Information och Kommunikationssystem (IKS) Mittuniversitetet 2014-12-02 Lennart Franked (MIUN IKS) Nätverksteknik A - Introduktion
Läs merVad är viktigast? Sammanfattning. Processer och trådar. Processer och trådar. Flerprocessorsystem. Schemaläggning. Interprocesskommunikation.
Vad är viktigast? Sammanfattning Processer och trådar Avbrottshantering Vad det är och hur det fungerar (på låg nivå) Vilka problem finns Schemaläggning Flerprocessorsystem Varianter, problem Interprocesskommunikation
Läs merBERÄKNINGSMETODER FÖR DEN FRAMTIDA TÅGPLANEPROCESSEN
BERÄKNINGSMETODER FÖR DEN FRAMTIDA TÅGPLANEPROCESSEN Att ta fram avtalstider Sara Gestrelius Martin Aronsson DAGENS PROCESS JNB 1. JNB publiceras. 2. Deadline for ansökningar. 3. Utkast till tågplan. 4.
Läs merGrafer, traversering. Koffman & Wolfgang kapitel 10, avsnitt 4
Grafer, traversering Koffman & Wolfgang kapitel 1, avsnitt 4 1 Traversering av grafer De flesta grafalgoritmer innebär att besöka varje nod i någon systematisk ordning precis som med träd så finns det
Läs merIE1206 Embedded Electronics
E1206 Embedded Electronics Le1 Le3 Le4 Le2 Ex1 Ex2 PC-block Documentation, Seriecom, Pulse sensor,, R, P, series and parallel KC1 LAB1 Pulse sensors, Menu program Start of program task Kirchhoffs laws
Läs merIBM POWER4, den första flerkärniga processorn och dess pipelines.
IBM POWER4, den första flerkärniga processorn och dess pipelines. 5 DECEMBER 2016 FÖRFATTARE: OSCAR STRANDMARK EXAMINATOR: ERIK LARSSON Abstract Rapporten redovisar IBM:s POWER-serie, generation ett till
Läs merSkillGuide. Bruksanvisning. Svenska
SkillGuide Bruksanvisning Svenska SkillGuide SkillGuide är en apparat utformad för att ge summativ återkoppling i realtid om hjärt- och lungräddning. www.laerdal.com Medföljande delar SkillGuide och bruksanvisning.
Läs merF1 SBS 2008. 2013-01-16 EC Utbildning AB 2013-01-16
F1 SBS 2008 EC Utbildning AB 1 F1 SBS 2008 Dagens föreläsning Den mjuka sidan: Vad är Microsoft Small Business Server 2008? Varför SBS 2008? Den hårda sidan, teknik: Installation, systemkrav Konfiguration
Läs merDatorteknik ERIK LARSSON
Datorteknik ERIK LARSSON Inledning Ken Thompson och Dennis M. Ritchie utvecklade C Turingpriset( Nobelpris i datavetenskap ), 1983 Alan Turing (1912-1954) För deras utveckling av generell OS teori och
Läs merLÖNEN ETT EFFEKTIVT SÄTT FÖR ÖNSKAD PRESTATION - ENDA FÖRUTSÄTTNINGEN FÖR KONKURRENSKRAFT I EN GLOBAL VÄRLD!
LÖNEN ETT EFFEKTIVT SÄTT FÖR ÖNSKAD PRESTATION - ENDA FÖRUTSÄTTNINGEN FÖR KONKURRENSKRAFT I EN GLOBAL VÄRLD! PRESTATION - UPPNÅDDA RESULTAT INOM GIVNA RAMAR KRAFTER SOM PÅVERKAR PRESTATION FÖR ORGANISATIONER
Läs merKurskod: TAIU06 MATEMATISK STATISTIK Provkod: TENA 15 August 2016, 8:00-12:00. English Version
Kurskod: TAIU06 MATEMATISK STATISTIK Provkod: TENA 15 August 2016, 8:00-12:00 Examiner: Xiangfeng Yang (Tel: 070 0896661). Please answer in ENGLISH if you can. a. Allowed to use: a calculator, Formelsamling
Läs mer