MESI-protokollets funktion i multiprocessorer
|
|
- Kristina Andreasson
- för 6 år sedan
- Visningar:
Transkript
1 LUNDS TEKNISKA HÖGSKOLA CAMPUS HELSINGBORG MESI-protokollets funktion i multiprocessorer Jacob Petersson EDT621 Datorarkitekturer med Operativsystem 2016-HT
2 Abstract Denna rapport syftar till att visa hur cache coherency-protokollet MESI är uppbyggt och hur det fungerar för att motverka att oenhetligheter uppstår i cacheminnen för multiprocessorer. Mot bakgrund av detta syfte har rapporten utgått från följande frågeställningar: Hur ser teorin ut bakom protokollet? Hur löser protokollet problemet kring cacheminnen i multiprocessorer? Vad förbättrade MESI genom sitt exklusiva tillstånd i jämförelse med MSI-protokollet? MESI-protokollet innebär att ett block i minnet kan befinna sig i fyra olika tillstånd. Rapporten inkluderar vilka tillstånd som protokollet använder och vilka busstransaktioner som sker på den gemensamma bussen, samt en kort jämförelse med MSI-protokollet. Med sina tillstånd och busstransaktioner kan processorer hålla reda på aktuella kopior av block i minnet. Resultatet visar också att MESI-protokollet har ett exklusivt tillstånd som MSIprotokollet saknar och som förbättrar minneshanteringen. Slutsatserna som presenteras är att MESI-protokollet är ett effektivt sätt att motverka att det blir fel i minneshanteringen för multiprocessorer, samt att det ökar prestandan i jämförelse med MSI-protokollet som saknar det exklusiva-tillståndet. 1
3 1 Inledning 1.1 Bakgrund För att öka prestandan i datorer utvecklades multiprocessorer. Multiprocessorerna bar även med sig ett problem. Då processorerna arbetar tillsammans för att lösa problem måste de kunna samarbeta och synkronisera sig med varandra. Prestandan för minnet har inte ökat lika mycket som prestandan för processorer. För att minska det här glappet är tekniker för att reducera minnesåtkomsten för processorer viktiga. En metod för att lösa det här är att låta processorerna ha tillgång till privata cacheminnen som därmed flyttar data som ofta används närmare processorerna. Eftersom det kan finnas flera kopior av samma data så måste det finnas en mekanism som upprätthåller enhetligheten mellan cachekopior. Ett sätt att lösa det här problemet är genom hårdvarubaserade cache coherency protocols. (Dahlgren 1995, s. 7) Ett sätt att implementera dessa är protokoll är genom snooping. Detta innebär att processorer kan hålla koll på vad andra processorer skriver och läser när det behövs. Dessa protokoll kallas snoop-based cached coherency protocols. Då flera processorer är anslutna till en delad buss kan dessa protokoll användas. En processor reagerar om en busstransaktion görs som berör ett cacheblock som den själv har. (Mullins, s. 20) Ett av dessa protokoll är MESI. Protokollet gör det möjligt att upprätthålla samstämmigheten mellan cacheminnens innehåll i hierarkiska minnessystem. (Goméz-Luna m.fl. 2009, s. 1) Protokollet är även känt under namnet Illinois-protokollet (Culler m.fl. 1999, s. 285) 1.2 Syfte och problemformulering Syftet med denna rapport är att visa hur cache coherency protokollet MESI fungerar, samt hur det motverkar att det uppstår minnesproblem i multiprocessorer. Frågeställningarna lyder: Hur ser teorin ut bakom protokollet? Hur löser protokollet problemet kring cacheminnen i multiprocessorer? Vad förbättrade MESI genom sitt exklusiva tillstånd i jämförelse med MSI-protokollet? 2
4 2 MESI-protokollet 2.1 MESI-protokollets tillstånd MESI-protokollet är baserat på fyra tillstånd: Modified, Exclusive, Shared och Invalid, där varje inledande bokstav på tillstånden tillsammans bildar förkortningen MESI. Varje block i cacheminnet som använts befinner sig i av något av tillstånden. Övergången mellan dessa tillstånd är vad som utgör MESI-protokollet. (Goméz-Luna m.fl. 2009, s. 1) Tillstånden beskrivs på följande sätt: Invalid: It is a non-valid state. The data you are looking for are not in the cache, or the local copy of these data is not correct because another processor has updated the corresponding memory position. Shared: Shared without having been modified. Another processor can have the data into the cache memory and both copies are in their current version. Exclusive: Exclusive without having been modified. That is, this cache is the only one that has the correct value of the block. Data blocks are according to the existing ones in the main memory. Modified: Actually, it is an exclusive-modified state. It means that the cache has the only copy that is correct in the whole system. The data which are in the main memory are wrong. (Goméz-Luna m.fl. 2009, s. 2) Tillståndet av varje minnesblock i cachen ändras beroende på hur det används av en processor. När ett cacheminne är tomt och ett minnesblock skrivs till cachen av en processor så tilldelas blocket det exklusiva tillståndet Exclusive, som innebär att innehållet inte har blivit modifierat och att några kopior av blocket inte finns i något annat cacheminne förutom i detta block. Att tillståndet inte är modifierat innebär att primärminnet är aktuellt i förhållande till blocket. Om något skrivs till blocket så ändras tillståndet till det modifierade tillståndet Modified. Detta för att blocket bara finns i en cache och för att blocket i primärminnets innehåll skiljer sig. (Goméz-Luna m.fl. 2009, s. 2-3) Om det är samma processor som skriver till blocket så kan tillståndet gå från Exclusive till Modified utan att några busstransaktioner behöver göras, då ingen annan processor har en kopia av blocket. (Culler m.fl. 1999, s. 285) Befinner sig ett block i det exklusiva tillståndet när en processor försöker läsa det och inte hittar blocket så måste den istället hitta det i primärminnet för att sedan spara den till sitt cacheminne. Eftersom blocket då befinner sig i två olika cacheminnen så befinner sig det i tillståndet Shared. (Goméz-Luna m.fl. 2009, s. 3) Detta tillstånd innebär att noll eller fler caches har en kopia av blocket i ett omodifierat tillstånd. (Culler m.fl. s.1999, s. 280) 3
5 Om en processor vill skriva till ett block som befinner sig i Modified och om blocket inte finns i dess cache, så måste blocket rensas från cachen och sparas in i primärminnet då det är den mest aktuella kopian av det blocket i systemet. Processorn har då en aktuell version av blocket och kommer att skriva det till sitt cacheminne i det exklusiva tillståndet. Om en processor vill läsa ett block som den inte hittar i sin cache så beror det på att det inte är den senaste kopian av innehållet. Händer detta så måste blocket rensas från cachen och lagras i primärminnet. Blocket läses sedan och befinner sig i tillståndet Shared eftersom det då finns två kopior av blocket i systemet. Om en processor skriver till ett block i Shared så ändras tillståndet till Exclusive. (Goméz-Luna m.fl. 2009, s. 2-3) Tillståndet av ett block i cacheminnet kan ändras av en annan processor. MESI-protokollet ser till så att processorn har tillgång till det aktuella värdet varje gång det ska användas. Det är alltså inget problem om en processor skulle ändra data i primärminnet för att sedan lagra det i sitt eget cacheminne. (Goméz-Luna m.fl. 2009, s. 3) 2.2 Bus transactions Busstransaktionerna mellan tillstånden visas nedan i figur 1. Figur 1. Tillståndsövergångarna i MESI-protokollet (Mullins, s.38) 4
6 Det finns två olika förfrågningar som en processor gör. Dessa är att läsa (PrRd, Processor Read) eller att skriva (PrWr, Processor Write). (Culler m.fl. 1999, s. 280) Som man kan tyda ur figur 1 så behöver ingen busstransaktion göras då ett block ändras from Exclusive till Modified. (Culler m.fl. 1999, s. 285) Busstransaktionen BusRd/Flush innebär att om ett block befinner sig i Exclusive eller Modified och en cache frågar efter det så ska innehållet delas med efterfrågaren och tillståndet bytas till Shared. Om ett tillstånd får BusRdX/Flush så ska innehållet rensas och tillståndet ändras till Invalid. Vidare innebär busstransaktionen BusRdX/Flush att om ett block efterfrågas och flera processorer har kopior av det i sina cacheminnen så behöver bara ett block rensas. Flush i detta fall påverkar bara just den processor som förser kopian och rensar sitt block medan de andra processorerna inte behöver göra något. (Culler m.fl. 1999, s. 286) (Mullins, s ) MESI-protokollet behöver en till signal (Shared) på den fysiska sammanlänkningen av bussen. Signalen är tillgänglig för processorer för att kunna veta om en annan cache har datan som efterfrågas av en PrRd. När adresseringsfasen sker i busstransaktionen kollar alla caches om de har det efterfrågade blocket och bekräftar i så fall om de har det. Processorerna som efterfrågar blocket kan därefter se om någon annan processor har blocket i sin cache och därefter bestämma om blocket ska hamna i Exclusive eller i Shared. (Culler m.fl. 1999, s. 286) BusRd(S) innebär att den delade signalen blir bekräftad och att en annan cache har en kopia av innehållet. Motparten BusRd(S ) betyder att ingen cache har datan som efterfrågas. (Mullins, s. 35) 5
7 3 MESI-protokollets i jämförelse med MSI-protokollet MESI-protokollet fungerar snarlikt som MSI-protokollet som består av tre tillstånd(modified, Shared och Invalid). Protokollet använder dessa tillstånd för att skilja på modifierade och omodifierade block. Protokollet är ett invalidation-protokoll som används till write-back caches. I Shared-tillståndet finns blocket i ett omodifierat tillstånd och primärminnet och eventuellt andra caches har en aktuell version av blocket. Det modifierade tillståndet indikerar att det bara är denna processor som har en giltig kopia i sin cache. (Culler m.fl. 1999, s. 280) Det uppstår dock problem med MSI-protokollet om det används av en multiprocessor som kör en sekventiell applikation. Om den läser och ändrar ett block så genereras två stycken busstransaktioner. Busstransaktionerna som generas är en BusRd som ändrar tillståndet till Shared och den andra är en BusRdX som ändrar det från Shared till Modified, detta händer även om ingen annan delar blocket. För MESI- protokollet som har det extra exklusiva tillståndet Exclusive kan en busstransaktion sparas in då det exklusiva-tillståndet anger att det är en aktuell kopia och att ingen annan processor har en cachekopia. (Culler m.fl. 1999, s. 280, s. 285) 6
8 4 Diskussion med slutsatser MESI-protokollet är ett effektivt sätt att lösa coherency problemet som uppstår i multiprocessorer. Protokollet implementeras genom att block befinner sig i fyra olika tillstånd (Modified, Exclusive, Shared och Invalid). Tillstånden gör det tydligt för processorerna vilka som har kopior av ett block, om det modifierats, eller om det bara finns en kopia. Processorer kan se om andra har kopior genom att observera transaktionsbussen och därefter agera om det behövs. Protokollet ser till så att processorerna alltid får tag på en aktuell kopia genom dess implementering i multiprocessorer. MESI-protokollet ökar prestandan jämfört med MSI-protokollet som saknar det exklusivatillståndet som talar om att bara en cache har en kopia av blocket som inte blivit modifierat. Med detta tillstånd kan busstransaktionerna minskas jämfört med MSI-protokollet. En slutsats som kan dras är att multiprocessorer behöver någon form av kontroll av deras cacheminnen så det blir korrekt vid minneshantering och att MESI-protokollet är ett effektivt sätt att lösa det på. En annan slutsats är att MESI-protokollet är en förbättring i jämförelse med MSI-protokollet. Detta protokoll saknar det exklusiva tillståndet och innebär därmed mer busstransaktioner vilket drar ner prestandan. Med sitt exklusiva tillstånd ökar därför MESI-protokollet prestandan. 7
9 Källförteckning Culler, David. Pal Singh, Jaswinder Gupta, Anoop Parallel Computer Architecture: A Hardware/Software Approach. M. Kaufmann, cop. San Francisco Dahlgren, Fredrik Design and Performance Evaluation of Hardware-Based Cache Protocol Extension for Multiprocessors. Lund. Gómez-Luna, Juan. Herruzo, Ezequiel. Ignacio Benavides, José MESI Cache Coherence Simulator for Teaching Purposes CLEI ELECTRONIC JOURNAL. April (Hämtad ) Mullins, Roberts. (Årtal saknas). Chip Multiprocessors (I). (Hämtad ) 8
Cache-koherens protokoll MESI och MOSI
Handledare: Erik Larsson Lunds Tekniska Högskola HT2016 Cache-koherens protokoll MESI och MOSI Författare: Adnan Mohamed Abstrakt Cache koherens protokoll hanterar cacheminnet i ett multiprocessor system,
MESI i Intel Core 2 Duo
MESI i Intel Core 2 Duo Sammanfattning Denna rapport beskriver en processor (Intel Core 2 Duo) vars cache coherence protokoll är MESI. Rapporten beskriver hur processorn är uppbyggd, hur många kärnor den
Cache coherence hos multicoreprocessorer
Cache coherence hos multicoreprocessorer Benjamin Holmqvist, EDT621 December 5, 2016 1 Contents 1 Inledning 3 2 Syfte 3 3 Cache Coherence 3 3.1 Implementering.......................... 4 3.2 Snoop baserade..........................
Improved-MOESI Cache koherens Protokoll
Improved-MOESI Cache koherens Protokoll Abstrakt I en multicore, flerkärninga processor med delat minne kan koherens problem förekomma. En lösning till detta är att implementera cache koherens protokoll.
Rapport (1,5 HP) Lunds Universitet HT15
Rapport (1,5 HP) Lunds Universitet HT15 Cache-koherens protokoll i Intel Core i7 En rapport om cache-koherens och protokollet som används i Intel Core i7 processorer för att hålla minnet koherent Författare:
MESI-Protokollet. Richard Elvhammar. Lund Universitet 4/12-16
MESI-Protokollet Richard Elvhammar Lund Universitet 4/12-16 Abstract För att ett system snabbt ska kunna hantera information så används, å sidan åt primärminnet och sekundärminnet, ett cacheminne. I modern
MESI protokollet och dess derivater
LTH LUNDS TEKNISKA HÖGSKOLA MESI protokollet och dess derivater Peter Persson 2015-12-08 Sammanfattning Dagens multicore processorer använder sig av ett flertal cacheminnen. Därför behövs det metoder för
Schemaläggnings metoderna AMP & SMP i en Multiprocessor
EDT621 Datorarkitekturer med operativsystem 7,5 HP 2015-12-05 Schemaläggnings metoderna AMP & SMP i en Multiprocessor Författare: Simon Plato Sammanfattning Rapporten beskriver två schemaläggnings metoder.
Cacheminne i en Intel Core 2 Duo-processor
Peter Hesslow EDT621 Cacheminne i en Intel Core 2 Duo-processor Abstrakt Det finns många olika sätt att bygga upp ett datorminne på, och med en flerkärnig processor så blir alternativen ännu fler. Denna
Snapdragon 810: Cacheminnet
Snapdragon 810: Cacheminnet Daniel Eckerström dat14dec@student.lu.se Sammanfattnig Snapdragon 810 innehåller två olika processor arkitekturer, ARM Cortex-A53 samt Cortex-A57. Detta för att kunna på ett
Cacheminne Intel Core i7
EDT621 Datorarkitekturer med operativsystem 7,5 hp 2015-12-07 Cacheminne i Intel Core i7 Författare: Adnan Karahmetovic Handledare: Erik Larsson Innehåll 1. Inledning... 1 1.1 Syfte... 1 1.2 Frågeställning...
Datorarkitekturer med Operativsystem
Lunds Tekniska Högskola Campus Helsingborg Datorarkitekturer med Operativsystem EDT621 Rapport Cacheminneshantering för ARM3-processorer 7 december 2015 Pierre Aupeix dat11pau@student.lu.se 1 Abstract
SYNKRONISERING I EN SHARED MEMORY MULTIPROCESSOR
SYNKRONISERING I EN SHARED MEMORY MULTIPROCESSOR EN INBLICK I HUR INTERCONNECTION OCH NUMA FUNGERAR DEN 5 DECEMBER 2016 FÖRFATTARE: NIKLAS SCHLIKER Examinator: Erik Larsson Innehåll Abstrakt:... 2 1.1
Cacheminne i en AMD Opteron Processor
Handledare: Erik Larsson Lunds Tekniska Högskola HT15 Cacheminne i en AMD Opteron Processor En rapport om cacheminne och dess struktur, i en 12 kärnig AMD Opteron Magny-Cours processor. Författare: Hamza
What Is Hyper-Threading and How Does It Improve Performance
What Is Hyper-Threading and How Does It Improve Performance Ali Muthanna, Lunds Universitet, IDA2, EDT621 Abstract Hyper-Threading (HT) is Intel s version of simultaneous multi-threading (SMT). Hyper-Threading
Öka prestanda i Shared-Cache multi-core processorer
Öka prestanda i Shared-Cache multi-core processorer 1. Abstract Många processorer har nuförtiden flera kärnor. Det är även vanligt att dessa kärnor delar på högsta nivås cachen för att förbättra prestandan.
Pipelining i Intel 80486
Lunds Universitet Pipelining i Intel 80486 EITF60 Datorarkitekturer med operativsystem Martin Wiezell 2017-12-04 Abstract This paper gives a brief description of the instruction pipeline of the Intel 80486
En överblick på cachedesignen i Intels mikroarkitektur Nehalem
En överblick på cachedesignen i Intels mikroarkitektur Nehalem Tillsammans med utvecklingen av cacheminnen förekommer det även ett flertal problem med att styra och organisera data. Trots att det sker
Aktivitetsschemaläggning för flerkärninga processorer
Lunds Tekniska Högskola Datorarkitekturer med Operativsystem EDT621 Aktivitetsschemaläggning för flerkärninga processorer Tobias Lilja 5 december 2016 Innehåll 1 Inledning 3 1.1 Syfte................................
Jämförelse av skrivtekniker till cacheminne
Jämförelse av skrivtekniker till cacheminne 1 Innehåll 1. Sammanfattning 2. Inledning 3. Diskussion 4. Referenslista 1. Sammanfattning En rapport innehållande jämförelser av olika skrivtekniker till minnen
Multi-ported cache En rapport om några lösningar till att få flera minnesaccesser simultant.
Multi-ported cache En rapport om några lösningar till att få flera minnesaccesser simultant. Sammanfattning När processorns klockhastighet ökar medför det en ökning av instruktioner vilket såklart ökar
Hantering av hazards i pipelines
Datorarkitektur med operativsystem Hantering av hazards i pipelines Lisa Arvidsson IDA2 Inlämningsdatum: 2018-12-05 Abstract En processor som använder pipelining kan exekvera ett flertal instruktioner
Emil Kristiansson Kurs: EDT621 Delmoment: Rapport. En introduktion till Smart cache
En introduktion till Smart cache 1 Sammanfattning Syftet med den här rapporten är att ge en introduktion till tekniken smart cache för läsaren. Smart cache är en teknik som låter de olika cacheminnena
SVAR TILL TENTAMEN I DATORSYSTEM, VT2013
Rahim Rahmani (rahim@dsv.su.se) Division of ACT Department of Computer and Systems Sciences Stockholm University SVAR TILL TENTAMEN I DATORSYSTEM, VT2013 Tentamensdatum: 2013-03-21 Tentamen består av totalt
Hannes Larsson - IDA 2, LTH Campus Helsingborg. NEC V R 4300i. Interlock-handling EDT621
Hannes Larsson - IDA 2, LTH Campus Helsingborg NEC V R 4300i Interlock-handling EDT621 Läsperiod 2, 2017 Innehållsförteckning s.2 - Förord s.2 - Inledning s.2 - NEC VR-4305 s.3 - Pipeline s.4 - Interlocks
Mer datorarkitektur. En titt I datorn Minnen
Mer datorarkitektur En titt I datorn Minnen von Neumann-modellen von Neumann-modellen CPU (Central Processing Unit) Styrenhet hämtar programinstruktioner ALU (Arithmetic and Logical Unit) utför beräkningar
HF0010. Introduktionskurs i datateknik 1,5 hp
HF0010 Introduktionskurs i datateknik 1,5 hp Välkommna - till KTH, Haninge, Datateknik, kursen och till första steget mot att bli programmerare! Er lärare och kursansvarig: Nicklas Brandefelt, bfelt@kth.se
Hur det går att minska effektutvecklingen i en processor genom att ändra pipeline
Hur det går att minska effektutvecklingen i en processor genom att ändra pipeline Linda Wapner HT2018 EITF60 Sammanfattning Effektutvecklingen i en processor har länge ökat genom att klockfrekvensen för
Digitalteknik och Datorarkitektur 5hp
Digitalteknik och Datorarkitektur 5hp Minnes-hierarkier och Cache 12 maj 2008 karl.marklund@it.uu.se issa saker använder vi ofta Dessa saker vill vi ha nära till hands Storleken har betydelse Litet är
Grafiska pipelinens funktion
LUNDS TEKNISKA HÖGSKOLA CAMPUS HELSINGBORG Grafiska pipelinens funktion Ludvig von Sydow EDT62, HT17 Datorarkitekturer med Operativsystem Sammanfattning Denna rapport syftar till att beskriva hur en graphics
Parallellism i NVIDIAs Fermi GPU
Parallellism i NVIDIAs Fermi GPU Thien Lai Phu IDA2 Abstract This report investigates what kind of computer architecture, based on Flynn s taxonomy, is used on NVIDIAs Fermi-based GPU to achieve parallellism
Hyper-Threading i Intelprocessorer
Lunds Tekniska Högskola Campus Helsingborg DATORARKITEKTURER MED OPERATIVSYSTEM EITF60 RAPPORT Hyper-Threading i Intelprocessorer 4 december 2017 Rasmus Hanning IDA2 Sammanfattning Det har sedan den första
Terms and Conditions Digital Sheet Music
Terms and Conditions Digital Sheet Music Thank you for purchasing digital sheet music from Hillsong Music. Your purchase grants you the following rights: 1. Make one copy of the sheet music solely for
En Von Neumann-arkitektur ( Von Neumann-principen i föreläsning 1) innebär:
Lösningsförslag för 725G45-tentan 3/11-10 1. Vad menas med Von Neumann-arkitektur? (2p) En Von Neumann-arkitektur ( Von Neumann-principen i föreläsning 1) innebär: Data och instruktioner lagras i samma
Prestandapåverkan på databashanterare av flertrådiga processorer. Jesper Dahlgren
Prestandapåverkan på databashanterare av flertrådiga processorer av Sammanfattning Behandling av information bli vanligare i dagens samhälle och för att klara denna uppgiften används ofta en databashanterare
Föreläsningsanteckningar 5. Cacheminnen
Föreläsningsanteckningar 5. Cacheminnen Olle Seger 2012 Anders Nilsson 2016 1 Inledning Bakgrunden till att cacheminnen behövs för nästan alla datorer är enkel. Vi kan kallt räkna med att processorn är
Beijer Electronics AB 2000, MA00336A, 2000-12
Demonstration driver English Svenska Beijer Electronics AB 2000, MA00336A, 2000-12 Beijer Electronics AB reserves the right to change information in this manual without prior notice. All examples in this
Grundläggande datavetenskap, 4p
Grundläggande datavetenskap, 4p Kapitel 2 Datamanipulation, Processorns arbete Utgående från boken Computer Science av: J. Glenn Brookshear 2004-11-09 IT och Medier 1 Innehåll CPU ALU Kontrollenhet Register
Datorarkitekturer med operativsystem ERIK LARSSON
Datorarkitekturer med operativsystem ERIK LARSSON Parallellberäkning Konstant behov av högre prestanda Prestanda har uppnåtts genom: Utveckling inom halvledarteknik Tekniker som:» Cacheminne» Flera bussar»
Filsäkerhet i Windows NT (NTFS)
Filsäkerhet i Windows NT (NTFS) Jens Granlund 19.10.2000 Introduktion Detta dokument försöker att beskriva säkerhetsmekanismerna i Windows NTs filsystem NTFS på ett lättbegripligt sätt. Access Control
LUNDS TEKNISKA HÖGSKOLA Institutionen för Elektro- och Informationsteknik
LUNDS TEKNISKA HÖGSKOLA Institutionen för Elektro- och Informationsteknik SIGNALBEHANDLING I MULTIMEDIA, EITA50, LP4, 209 Inlämningsuppgift av 2, Assignment out of 2 Inlämningstid: Lämnas in senast kl
EXTERNAL ASSESSMENT SAMPLE TASKS SWEDISH BREAKTHROUGH LSPSWEB/0Y09
EXTENAL ASSESSENT SAPLE TASKS SWEDISH BEAKTHOUGH LSPSWEB/0Y09 Asset Languages External Assessment Sample Tasks Breakthrough Stage Listening and eading Swedish Contents Page Introduction 2 Listening Sample
Tentamen den 14 januari 2016 Datorarkitektur med operativsystem, EDT621
Lunds Universitet LTH Tentamen den 14 januari 2016 Datorarkitektur med operativsystem, EDT621 Skrivtid: 08.00-13.00 Tillåtna hjälpmedel: Inga. Maximalt antal poäng: 50 poäng För betyg 3 krävs 20 poäng
Tentamen den 9 januari 2018 Datorarkitekturer med operativsystem (EITF60)
Lunds Universitet LTH Tentamen den 9 januari 2018 Datorarkitekturer med operativsystem (EITF60) Skrivtid: 08.00-13.00 Tillåtna hjälpmedel: Inga. Maximalt antal poäng: 50 poäng För betyg 3 krävs 20 poäng
Vad är en dator? Introduktion till datorer och nätverk. Pontus Haglund Institutionen för datavetenskap (IDA) 21 augusti 2018
. Vad är en dator? Introduktion till datorer och nätverk Pontus Haglund Institutionen för datavetenskap (IDA) 21 augusti 2018 Översikt 2/23 Datorns historia von Neumann-arkitekturen Operativsystem Datornät
Datorsystemteknik för E/D
Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) 19/8 2000 1(8) Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) Datorsystemteknik för E/D 19/8 2000 Tentamensdatum:
Filöverföring i Windowsmiljö
Linnéuniversitetet Projektrapport Grundläggande Operativsystem 1DV415 Filöverföring i Windowsmiljö Erik Ljungqvist, Viktor Hjertman 10 januari 2014 Sammanfattning I detta projekt undersöks skillnaden i
Page 1. Aktuella utmaningar för ekonomistyrare. Tema: Aktuella utmaningar för ekonomistyrare. Vad är ekonomistyrning? Vilka är utmaningarna?
Aktuella utmaningar för ekonomistyrare Professor Fredrik Nilsson Uppsala 2010-02-12 Föreläsningens inriktning Tema: Aktuella utmaningar för ekonomistyrare Vad är ekonomistyrning? Vilka är utmaningarna?
Svar till tentamen den 16 december 2013 Datorarkitekturer med operativsystem, EDT621, 7,5 poäng
Lunds Universitet LTH Ingenjörshögskolan, Helsingborg Svar till tentamen den 16 december 2013 Datorarkitekturer med operativsystem, EDT621, 7,5 poäng Skrivtid: 08.00-13.00 Tillåtna hjälpmedel: Inga. Maximalt
Minnet från processorns sida Datorteknik
Minnet från processorns sida Datorteknik ERIK LARSSON Processorn ger kommandon/instruktioner med en adress och förväntar sig data. Exempel: READ(ADR) -> DATA Fysisk adress Logisk adress READ 00001000 READ
SIMD i Intel s P5- baserade Pentium MMX
SIMD i Intel s P5- baserade Pentium MMX Maurits Gabriel Johansson - IDA2 Datorarkitekturer med operativsystem - 4 december 2016 SIMD I INTEL S P5-BASERADE PENTIUM MMX 1 Abstrakt Moderna CPU s (Central
Datorsystem 2 CPU. Förra gången: Datorns historia Denna gång: Byggstenar i en dators arkitektur. Visning av Akka (för de som är intresserade)
Datorsystem 2 CPU Förra gången: Datorns historia Denna gång: Byggstenar i en dators arkitektur CPU Visning av Akka (för de som är intresserade) En dators arkitektur På en lägre nivå kan vi ha lite olika
Writing with context. Att skriva med sammanhang
Writing with context Att skriva med sammanhang What makes a piece of writing easy and interesting to read? Discuss in pairs and write down one word (in English or Swedish) to express your opinion http://korta.nu/sust(answer
Lunds Tekniska Högskola Datorarkitektur med operativsystem EITF60. Superscalar vs VLIW. Cornelia Kloth IDA2. Inlämningsdatum:
Lunds Tekniska Högskola Datorarkitektur med operativsystem EITF60 Superscalar vs VLIW Cornelia Kloth IDA2 Inlämningsdatum: 2018-12-05 Abstract Rapporten handlar om två tekniker inom multiple issue processorer
Workplan Food. Spring term 2016 Year 7. Name:
Workplan Food Spring term 2016 Year 7 Name: During the time we work with this workplan you will also be getting some tests in English. You cannot practice for these tests. Compulsory o Read My Canadian
Preschool Kindergarten
Preschool Kindergarten Objectives CCSS Reading: Foundational Skills RF.K.1.D: Recognize and name all upper- and lowercase letters of the alphabet. RF.K.3.A: Demonstrate basic knowledge of one-toone letter-sound
Datorsystem. Tentamen 2011-10-29
Datorsystem Tentamen 2011-10-29 Instruktioner Samtliga svar skall vara motiverade och läsbara. Eventuella tabeller och beräkningar som används för att nå svaret ska också finnas med i lösningen. Ett svar
Sara Skärhem Martin Jansson Dalarna Science Park
Sara Skärhem Martin Jansson Dalarna Science Park Sara Skärhem Martin Jansson Vad är innovation? På Wikipedia hittar man: En innovation är en ny idé, till exempel i form av en produkt, lösning, affärsidé,
Lösenordsportalen Hosted by UNIT4 For instructions in English, see further down in this document
Lösenordsportalen Hosted by UNIT4 For instructions in English, see further down in this document Användarhandledning inloggning Logga in Gå till denna webbsida för att logga in: http://csportal.u4a.se/
Installation av F13 Bråvalla
Website: http://www.rbdesign.se Installation av F13 Bråvalla RBDESIGN FREEWARE - ESCK Norrköping-Bråvalla 1. Ladda ner och packa upp filerna i en mapp som du har skapat på ett lättöverskådligt ställe utanför
TETRIS. LTH, Campus Helsingborg EITA15 Digitala System
TETRIS LTH, Campus Helsingborg EITA15 Digitala System Handledare: Bertil Lindvall Författare: Isak Shamun, Viktor Kulle, Mark Slipac och Dennis Järnåsen Datum: 2019-05-09 Abstract This report concerns
2.1 Installation of driver using Internet Installation of driver from disk... 3
&RQWHQW,QQHKnOO 0DQXDOÃ(QJOLVKÃ'HPRGULYHU )RUHZRUG Ã,QWURGXFWLRQ Ã,QVWDOOÃDQGÃXSGDWHÃGULYHU 2.1 Installation of driver using Internet... 3 2.2 Installation of driver from disk... 3 Ã&RQQHFWLQJÃWKHÃWHUPLQDOÃWRÃWKHÃ3/&ÃV\VWHP
Tentamen den 18 mars svar Datorteknik, EIT070
Lunds Universitet LTH Tentamen den 18 mars 2015 - svar Datorteknik, EIT070 Skrivtid: 14.00-19.00 Tillåtna hjälpmedel: Inga. Maximalt antal poäng: 50 poäng För betyg 3 krävs 20 poäng För betyg 4 krävs 30
Isolda Purchase - EDI
Isolda Purchase - EDI Document v 1.0 1 Table of Contents Table of Contents... 2 1 Introduction... 3 1.1 What is EDI?... 4 1.2 Sending and receiving documents... 4 1.3 File format... 4 1.3.1 XML (language
SVAR TILL TENTAMEN I DATORSYSTEM, HT2013
Rahim Rahmani (rahim@dsv.su.se) Division of SAS Department of Computer and Systems Sciences Stockholm University SVAR TILL TENTAMEN I DATORSYSTEM, HT2013 Tentamensdatum: 2013-10-30 Tentamen består av totalt
Tentamen den 14 januari 2015 Datorarkitekturer med operativsystem, EDT621, 7,5 poäng
Lunds Universitet LTH Ingenjörshögskolan, Helsingborg Tentamen den 14 januari 2015 Datorarkitekturer med operativsystem, EDT621, 7,5 poäng Skrivtid: 08.00-13.00 Tillåtna hjälpmedel: Inga. Maximalt antal
Skärmbilden i Netscape Navigator
Extratexter till kapitel Internet Skärmbilden i Netscape Navigator Netscape är uppbyggt på liknande sätt som i de flesta program. Under menyraden, tillsammans med verktygsfältet finns ett adressfält. I
Komma över Memory wall med 3D stacked minne LTH Ingenjörshögskolan vid Campus Helsingborg Institutionen för datavetenskap
Komma över Memory wall med 3D stacked minne LTH Ingenjörshögskolan vid Campus Helsingborg Institutionen för datavetenskap Christofer Huynh IDA14 EDT621 Lärare: Erik Larsson Abstrakt Memory wall, något
Blockkedjor. en introduktion för datavetare. Rikard Hjort, 24 maj 2019
Blockkedjor en introduktion för datavetare Vem är jag? Varför ska ni lära er om blockkedjor? Alla ska gå härifrån och kunna... förklara Bitcoin är uppbyggt bygga en egen blockkedja läsa på själva om blockkedjeprojekt
Citation for published version (APA): Warnquist, F. (2014). Introduktion till arrenden. Abstract från Arrenden, Lund, Sverige.
Introduktion till arrenden Warnquist, Fredrik 2014 Document Version: Förlagets slutgiltiga version Link to publication Citation for published version (APA): Warnquist, F. (2014). Introduktion till arrenden.
Cacheprobe: programbibliotek för extrahering av cacheminnesparametrar
Cacheprobe: programbibliotek för extrahering av cacheminnesparametrar Gabriel Gerhardsson Cacheprobe p.1/38 Abstract Kan analytiskt ta reda på associativitet, line storlek och storlek på processorns cacheminnen
Datorhistorik. Föreläsning 3 Datorns hårdvara EDSAC. Eniac. I think there is a world market for maybe five computers. Thomas Watson, IBM, 1943
Datorhistorik Föreläsning 3 Datorhistorik Datorns uppbyggnad, komponenter Processor, primärminne, sekundärminne Minneshierarkier Inbyggda system, stora datorer I think there is a world market for maybe
TSEA28 Datorteknik Y (och U)
TSEA8 Datorteknik Y (och U), föreläsning, Kent Palmkvist 8-4-6 TSEA8 Datorteknik Y (och U) Föreläsning Kent Palmkvist, ISY Praktiska kommentarer Laboration 4 tips Sorteringsalgoritm använder A > B i flödesschemat
Collaborative Product Development:
Collaborative Product Development: a Purchasing Strategy for Small Industrialized House-building Companies Opponent: Erik Sandberg, LiU Institutionen för ekonomisk och industriell utveckling Vad är egentligen
Hantering av hazards i multi-pipelines
Campus Helsingborg IDA2 Hantering av hazards i multi-pipelines Av: Mounir Salam Abstract Det finns tre olika problem som kan uppstå när vi kör en pipeline med flera steg. De tre problemen även så kallade
c a OP b Digitalteknik och Datorarkitektur 5hp ALU Design Principle 1 - Simplicity favors regularity add $15, $8, $11
A basic -bit Select between various operations: OR, AND, XOR, and addition Full Adder Multiplexer Digitalteknik och Datorarkitektur hp Föreläsning : introduktion till MIPS-assembler - april 8 karlmarklund@ituuse
Lösningsförslag till Tenta i Mikrodator
Lösningsförslag till Tenta i Mikrodator 050113 1. Vilka register finns det i processorn och vad används dessa till? D0 till D7: Dataregister som används för beräkningar A0 till A6: Adressregister som används
Dugga 1 status 41 godkända 39 ej godkända ERIK LARSSON
Datorteknik Dugga 1 status 41 godkända 39 ej godkända ERIK LARSSON e.g. Harvard or Boston Home About Rankings Survey Universities GRUP Initiative Conference Study in China Advertise with Us Home>> Global
Exempeltentamen Datorteknik, EIT070,
Lunds Universitet LTH Exempeltentamen Datorteknik, EIT070, Skrivtid: xx.00-xx.00 Tillåtna hjälpmedel: Inga. Maximalt antal poäng: 50 poäng För betyg 3 krävs 20 poäng För betyg 4 krävs 30 poäng För betyg
1. Förpackningsmaskin / Packaging machine
1. örpackningsmaskin / Packaging machine venska: En förpackningsmaskin ser ut enligt nedanstående skiss. Den inkommande tuben matas fram med motorn. otorn går så länge som dess styrsignal är sann. Om tuben
Hyper Threading Intels implementation av SMT. Datorarkitekturer med operativsystem - EITF60. Felix Danielsson IDA2
Hyper Threading Intels implementation av SMT Datorarkitekturer med operativsystem - EITF60 Felix Danielsson IDA2 Sammanfattning Simultaneous multithreading (SMT) är en teknik som används i processorer
Datorsystem. Tentamen
Datorsystem Tentamen 2012-03-17 Instruktioner Samtliga svar skall vara motiverade och läsbara. Eventuella tabeller, illustrationer och beräkningar som används för att nå svaret ska också finnas med i lösningen.
Arm Cortex-A8 Pipeline
Marcus Havrell Dahl - 941206 Arm Cortex-A8 Pipeline Sammanfattning Arm Cortex-A8 processorn är en energisnål men samtidigt kraftfull enhet. Beroende på implementationen kan den ha en klockhastighet på
Tentamen PC-teknik 5 p
Tentamen PC-teknik 5 p Namn:. Klass:... Program: Di2, Em3, Et3 Datum: 03-08-15 Tid: 13:30-18:30 Lokal: E171 Hjälpmedel: Linjal, miniräknare, Instruktionsrepertoar för 8086 (utdelas), Lathund, Pacific C
Fortbildningsavdelningen för skolans internationalisering. Dossier 3. European Language Portfolio 16+ Europeisk språkportfolio 16+ English version
Fortbildningsavdelningen för skolans internationalisering Dossier 3 English version European Language Portfolio Europeisk språkportfolio Council of Europe The Council of Europe was established in 1949
Tentamen den 17 mars 2016 Datorteknik, EIT070
Lunds Universitet LTH Tentamen den 17 mars 2016 Datorteknik, EIT070 Skrivtid: 14.00-19.00 Tillåtna hjälpmedel: Inga. Maximalt antal poäng: 50 poäng För betyg 3 krävs 20 poäng För betyg 4 krävs 30 poäng
Grafisk teknik IMCDP IMCDP IMCDP. IMCDP(filter) Sasan Gooran (HT 2006) Assumptions:
IMCDP Grafisk teknik The impact of the placed dot is fed back to the original image by a filter Original Image Binary Image Sasan Gooran (HT 2006) The next dot is placed where the modified image has its
Fö 2: Minnen. Introduktion. Primärminnet. Interna och externa minnen. Introduktion, Klassificiering
Fö 2: Minnen Introduktion, Klassificiering Primärminne Sekundärminne Minneshiearki Cache-minne Introduktion Primärminnet används för att lagra program och data som är aktuella att använda. Sekundärminnet
FORTA M315. Installation. 218 mm.
1 Installation 2 1 2 1 218 mm. 1 2 4 5 6 7 8 9 2 G, G0= Max 100 m 1.5 mm² (AWG 15) X1, MX, Y, VH, VC = Max 200 m 0.5 mm² (AWG 20) Y X1 MX VH VC G1 G0 G 0 V 24 V~ IN 0-10 0-5, 2-6 60 s OP O 1 2 4 5 6 7
2.45GHz CF Card Reader User Manual. Version /09/15
2.45GHz CF Card Reader User Manual Version 2.0 2008/09/15 Install SYRD245-CF Card Reader to PDA: 1. Explorer SYRD245-CF folder of SYRIS Xtive CD-ROM 2. Check your PDA OS (Mobile5 or PPC2003) NETCF V2 currently
MIKRODATORTEKNIK 2012 INNEHÅLLSFÖRTECKNING
MIKRODATORTEKNIK 2012 INNEHÅLLSFÖRTECKNING 1. INLEDNING 1.1. Milstolpar i datorns historia 1.2. Några viktiga begrepp 1.3. Mikrodatorns användningsområden 2. TALSYSTEM, KODER OCH BINÄR ARITMETK 2.1. Binära
Tentamen den 12 januari 2017 Datorarkitektur med operativsystem, EDT621
Lunds Universitet LTH Tentamen den 12 januari 2017 Datorarkitektur med operativsystem, EDT621 Skrivtid: 8.00-13.00 Inga tillåtna hjälpmedel Uppgifterna i tentamen ger maximalt 60 poäng. Uppgifterna är
Random Access Memory. Amare Reda Jenny Holmberg Henrik Kreipke Gaylord Kaya
Random Access Memory Amare Reda Jenny Holmberg Henrik Kreipke Gaylord Kaya Introduktion Historia Vad är RAM? Hur fungerar RAM? Dataöverföring, tidsklocka och termer Vilka är de olika typerna av RAM? Vad
Varmt välkommen som gästföreläsare till Juridiska fakulteten vid Lunds universitet
Varmt välkommen som gästföreläsare till Juridiska fakulteten vid Lunds universitet I samtliga salar finns en dator (tunn klient) med både skärm och projektor. Klienterna kan köra följande program: Adobe
Anujan Balasingam IDA14 NAND flashminnen
Anujan Balasingam IDA14 NAND flashminnen Hur kan prestandan och kapaciteten förbättras? Kursansvarig: Erik Larsson Datorarkitektur med operativsystem 7,5 hp 04-12-2015 Innehållsförteckning 1. Inledning...
Designmönster, introduktion. Vad är det? Varför skall man använda mönster?
Designmönster, introduktion. Vad är det? Varför skall man använda mönster? Kent Petersson EMW, Mölndal Datavetenskap, Chalmers epost1: kentp@cs.chalmers.se epost2: kent.petersson@emw.ericsson.se URL: http://www.cs.chalmers.se/~kentp
Windlass Control Panel v1.0.1
SIDE-POWER Windlass Systems 86-08950 Windlass Control Panel v1.0.1 EN Installation manual Behåll denna manual ombord! S Installations manual SLEIPNER AB Kilegatan 1 452 33 Strömstad Sverige Tel: +46 525
Uttagning för D21E och H21E
Uttagning för D21E och H21E Anmälan till seniorelitklasserna vid O-Ringen i Kolmården 2019 är öppen fram till och med fredag 19 juli klockan 12.00. 80 deltagare per klass tas ut. En rangordningslista med
Digitala projekt rapport
Digitala projekt rapport Alexander Westrup, d04aw@student.lth.se Martin Sandgren, d04ms@student.lth.se 4 december 2007 Innehåll 1 Abstract 1 2 Inledning 1 3 Arbetsgång 1 4 Hårdvara 1 4.1 Processor...............................
Förändrade förväntningar
Förändrade förväntningar Deloitte Ca 200 000 medarbetare 150 länder 700 kontor Omsättning cirka 31,3 Mdr USD Spetskompetens av världsklass och djup lokal expertis för att hjälpa klienter med de insikter