Prestandapåverkan på databashanterare av flertrådiga processorer. Jesper Dahlgren
|
|
- Elsa Johansson
- för 6 år sedan
- Visningar:
Transkript
1 Prestandapåverkan på databashanterare av flertrådiga processorer av
2 Sammanfattning Behandling av information bli vanligare i dagens samhälle och för att klara denna uppgiften används ofta en databashanterare för olika typer av webbapplikationer mm. Databashanterare har tyvärr vissa problem där t ex. cache-användning är dålig. Med Hyperthreadingteknologi kan pestandan öka mellan 10 % till 26 % och i vissa fall öka antalet instruktioner per sekund med 200 %. Med dessa resultat har hyperthreading visat sig vara en lämplig arkitektur att använda för databashanterare. 2
3 Innehåll 1 Inledning Hassanein, et al., Metod Resultat utpc-c utpc-h Barroso, et al Metod Resultat Slutsats Terminologi Referenser
4 1 Inledning Jämlöpande exekvering (SMT) kan förbättra prestandan i CPU genom att använda sig av parallellism på trådnivå i superskalära processorer. En SMT-processor kan från en applikation ses som flera processorer trots att färre processsorkärnor än det som applikationen ser existerar. Med denna teknologi kan flera trådar sammatidigt ge instruktioner till processorn varje cykel och dela processorns resurser. En variant på SMT som Intel har tagit fram kallas Hyper-Threading Technology. Det som skiljer SMT från en multiprocessor med delat minne är att SMT delar även på minnesbuss och cacheminne. Detta innebär i sig själv att en SMT-processor med två logiska kärnor (en fysisk) är långsammare än en processor med två fysiska kärnor (två logiska) eftersom de två fysiska inte delar cacheminne (D. Kim, 2014). Däremot kan två logiska (en fysisk) vara snabbare än en processor med en logisk kärna (en fysisk) när t ex. en tråd är blockerad då den väntar på att hantera en cache-miss. Vad som är vanligt för många webbapplikationer är att kunna hantera stora mänger information genom att t ex. lagra användaruppgifter eller hantera lagersaldon mm. Detta innebär att en databashanterare ofta är en central del i en client/server applikation där hanteringen av information sker på serversidan. Prestandan på databashanterare kan därför ha en påverkan på applikationen som helhet. Tidigare studier har kunnat påvisa att databashanterare ofta har en hög andel cache-missar (Shao, 2005). Denna rapport avser att sammanfatta de resultat ett två andra experiment har genererat där jämlöpande exekverings prestanapåverkan hos databashanterare har studerats. 4
5 2 Hassanein, et al., Metod I experimenten användes en 3.4 GHz pentium 4 Hyperthreading- Processor med en kärna. Processorn hade en L1 tracechache och 64 kb L1 datachache och 2 MB L2 cache-minne och 1 GB 533 MHz DDR2 SDRAM internminne och på denna hårdvara användes Scientific Linux version 4.1 som operativsystem. Experimentet utfördes med en open-source databashanterare kallad PostgreSQL version och för att mäta prestandan användes belastningar motsvarande standarden TPC-C och TPC-H (TPC-C, 2016), (TPC-H, 2016) (härmed kallad utpc-c och utpc-h). För utpc-c användes en fil som input med en miljon rader med flera kolumner som a1, a2, a3 mm. För detta skapdes en annan fil som output där resultatet uppfyllde predikatet (WHERE Lo < a2 < Hi) och lagrade dessa i en output-fil. Innan resultatet lagrades beräknades genomsnittet över kolumnen a3 för de rader som uppfyllde predikatet. SQL-fråga för utpc-c: INSERT INTO Result SELECT AVG(a3) FROM T1 WHERE lo < a2 < hi 5
6 Författarna ansåg att experiment med enbart en TPC-C ekvivalent inte var tillräckligt då denna form av benchmarking innebar belastningar med begränsad data-access. Därför genomörde de även ett experiment med en belastning ekvivalent TPC-H. Denna belastning genomförs i två SQL-frågor; uss och unj. uss skapar ett set dvs den innehöll inga dubletter och resultatet var rader som uppfyllde ett visst filter. SQL-fråga för utpc-h: uss INSERT INTO Result SELECT avg (T1.a3) FROM T1, T2 WHERE T1.a1=T2.a1 AND Lo < T1.a2 < Hi unj INSERT INTO Result SELECT distinct (a3) FROM T1 WHERE Lo < a2 < Hi ORDER BY a3 6
7 2.2 Resultat När Hyperthreading används på en processor med en kärna ser operativsystemet Linux detta som att två logiska kärnor (P0 och P1) och när Hyperthreading är avstängt ses processorn som endast en logisk kärna utpc-c För att reducera variation och öka precision genomfördes utpc-c 500 gånger för att få fram ett genomsnitt. För utpc-c var L1 cache miss-rate dubbelt så hög för HT jämfört med utan men det omvända gällde för L2 cache. Trots denna försämring av miss-rate på L1 cache så ökade prestandan med ca 16 % vid 8 jämlöpande trådar för Hyperthreading som Figur 1 visar. Figur 1 (a) Hastighetsökning av Hyperthreading (O=HT-av, HT=HT-på). (b) Instruktionsfördelning mellan de två kärnorna I Hyprethreading (O=HT-av, HT- P0=HT-på logisk processor 0, HT-P1=HT-på logist processor 1) 7
8 2.2.2 utpc-h För att reducera variation och öka precision genomfördes utpc-h (uss och unj) mellan 20 till 30 gånger ( fler tester genomfördes om större variationer upptäcktes) och sedan beräknades medelvärdet av dessa tester. Miss-rate för L1 och L2 cache följde liknande mönster som för utpc-c (dock inte lika stora variationer mellan HT-på och HT-av). För uss ökade prestandan med ca 10 % vid 6 jämlöpande trådar och för unj ökade prestandan med 26 % vid 8 jämlöpande trådar som Figur 2 visar. Figur 2 utpc-h Hastighetsökning av Hyperthreading (O=HT-av, HT=HT-på). (b) Instruktionsfördelning mellan de två kärnorna I Hyprethreading (O=HT-av, HT-P0=HT-på logisk processor 0, HT-P1=HT-på logist processor 1) 8
9 3 Barroso, et al. 3.1 Metod I experimentet användes Oracle version databashanterare och operativsystemet Digital UNIX på en 4-processor Digital AlphaServer On-Line Transaction Processing (OLTP) och Decision Support Systems (DSS) är de mest förekommande belastningar databashanterare utsätts för. För att mäta prestanda användes belastningar enligt standarden TPC-B (TPC-B, 2016) för att testa OLTP och TPC-D (TPC-D, 2016) för att testa DSS. TPC-B är enligt författarna väldigt lik TPC-C och enklare att ställa in och köra. I detta experimentet bestod belastningar av 16 jämlöpande trådar. För belastningen TPC-B (OLTP) utförde varje tråd 315 transaktioner (totalt 5040) och detta är ungefär 900 miljoner instruktioner för en 900 MB databas. Belastningen TPC-D (DSS) utför ca 500 miljoner instruktion för en 500 MB databas. 9
10 3.2 Resultat Denna studien hade mätningar som var lika de (Hassanein, et al., 2008) kunde se där vissa cache-missar ökade vid Hyperthreading men andra fel minskade vilket ledde totalt sett till en ökning av prestandan. I detta fallet ökade missar i D-cachen men t ex. cykler där inga intruktioner hämtades eller misslyckade tilldelningar av instruktioner minskade kraftigt. Även ökade antalet cykler då 6 instruktioner tilldelades processorn (vilket är maximalt för dessa typer av belastningar) vilket Figur 3 visar. Detta innebar att antalet instruktioner per cykel (IPC) ökade med 200 % och 50 % för belastningarna TPC-B (OLTP) respektive TPC-D (DSS). Figur 3 Mätvärden för superskalär (SS) och 8-context SMT på OLTP och DSS belastningar. 10
11 4 Slutsats I dessa två studier framgår det tydligt att Hyperthreading kan öka prestandan hos databashanterare vid standardiserade tester genom att öka antalet genomförda instruktioner per cykel trots ökningar av cache-missar. Hyperthreading visar sig vara en väl lämpad arkitektur för databashanterare. 5 Terminologi SMT Simultaneous Multithreading CPU Central Processing Unit TPC Transaction Processing Performance Council 11
12 6 Referenser Barroso, L. A. o.a., u.d. An Analysis of Database Workload Performance on Simultaneous Multithreaded Processors, u.o.: u.n. D. Kim, S. S. w. L. P. H. W. J. d. C. X. T. X. Z. H. W. D. Y. M. G. a. J. P. S., Physical experimentation with prefetching helper threads on intels hyperthreaded processors. In Proceedings of In ternational Symposium on Code Generation and Optimization, u.o.: u.n. Hassanein, W. M., Rashid, L. K. & Hammad, M. A., International Journal of Parallel Programming, 36(2), pp Shao, M. A. A. F. B., DBmbench: Fast and accurate database workload representation on modern microarchitecture. In: International Centers for Advanced Studies Conference, u.o.: u.n. TPC-B, TPC-B. [Online] Available at: [Använd ]. TPC-C, TPC-C. [Online] Available at: [Använd ]. TPC-D, TPC-D. [Online] Available at: [Använd ]. TPC-H, TPC-H. [Online] Available at: [Använd ]. 12
Hyper Threading Intels implementation av SMT. Datorarkitekturer med operativsystem - EITF60. Felix Danielsson IDA2
Hyper Threading Intels implementation av SMT Datorarkitekturer med operativsystem - EITF60 Felix Danielsson IDA2 Sammanfattning Simultaneous multithreading (SMT) är en teknik som används i processorer
Hyper-Threading i Intelprocessorer
Lunds Tekniska Högskola Campus Helsingborg DATORARKITEKTURER MED OPERATIVSYSTEM EITF60 RAPPORT Hyper-Threading i Intelprocessorer 4 december 2017 Rasmus Hanning IDA2 Sammanfattning Det har sedan den första
What Is Hyper-Threading and How Does It Improve Performance
What Is Hyper-Threading and How Does It Improve Performance Ali Muthanna, Lunds Universitet, IDA2, EDT621 Abstract Hyper-Threading (HT) is Intel s version of simultaneous multi-threading (SMT). Hyper-Threading
Multithreading in Intel Pentium 4 - Hyperthreading
Multithreading in Intel Pentium 4 - Hyperthreading Sammanfattning Hyper-threading är en implementation av SMT(Simultaneous Multithreading) teknologi som används på Intel processorer. Implementationen användes
Cacheminne i en Intel Core 2 Duo-processor
Peter Hesslow EDT621 Cacheminne i en Intel Core 2 Duo-processor Abstrakt Det finns många olika sätt att bygga upp ett datorminne på, och med en flerkärnig processor så blir alternativen ännu fler. Denna
Datorsystem 2 CPU. Förra gången: Datorns historia Denna gång: Byggstenar i en dators arkitektur. Visning av Akka (för de som är intresserade)
Datorsystem 2 CPU Förra gången: Datorns historia Denna gång: Byggstenar i en dators arkitektur CPU Visning av Akka (för de som är intresserade) En dators arkitektur På en lägre nivå kan vi ha lite olika
Cacheprobe: programbibliotek för extrahering av cacheminnesparametrar
Cacheprobe: programbibliotek för extrahering av cacheminnesparametrar Gabriel Gerhardsson Cacheprobe p.1/38 Abstract Kan analytiskt ta reda på associativitet, line storlek och storlek på processorns cacheminnen
Emil Kristiansson Kurs: EDT621 Delmoment: Rapport. En introduktion till Smart cache
En introduktion till Smart cache 1 Sammanfattning Syftet med den här rapporten är att ge en introduktion till tekniken smart cache för läsaren. Smart cache är en teknik som låter de olika cacheminnena
Processor pipelining genom historien (Intel i9-intel i7)
Processor pipelining genom historien (Intel i9-intel i7) Besnik Redzepi Lunds Universitet Abstrakt/Sammanfattning Syftet med denna uppsats är att jämföra Intels nya generation processorer och deras pipelining.
MESI i Intel Core 2 Duo
MESI i Intel Core 2 Duo Sammanfattning Denna rapport beskriver en processor (Intel Core 2 Duo) vars cache coherence protokoll är MESI. Rapporten beskriver hur processorn är uppbyggd, hur många kärnor den
Schemaläggnings metoderna AMP & SMP i en Multiprocessor
EDT621 Datorarkitekturer med operativsystem 7,5 HP 2015-12-05 Schemaläggnings metoderna AMP & SMP i en Multiprocessor Författare: Simon Plato Sammanfattning Rapporten beskriver två schemaläggnings metoder.
Cacheminne i en AMD Opteron Processor
Handledare: Erik Larsson Lunds Tekniska Högskola HT15 Cacheminne i en AMD Opteron Processor En rapport om cacheminne och dess struktur, i en 12 kärnig AMD Opteron Magny-Cours processor. Författare: Hamza
Datorarkitekturer med operativsystem ERIK LARSSON
Datorarkitekturer med operativsystem ERIK LARSSON Parallellberäkning Konstant behov av högre prestanda Prestanda har uppnåtts genom: Utveckling inom halvledarteknik Tekniker som:» Cacheminne» Flera bussar»
Öka prestanda i Shared-Cache multi-core processorer
Öka prestanda i Shared-Cache multi-core processorer 1. Abstract Många processorer har nuförtiden flera kärnor. Det är även vanligt att dessa kärnor delar på högsta nivås cachen för att förbättra prestandan.
CDC en jämförelse mellan superskalära processorer. EDT621 Campus Helsingborg av: Marcus Karlsson IDA
CDC6600 - en jämförelse mellan superskalära processorer av: Marcus Karlsson Sammanfattning I denna rapport visas konkret information om hur den första superskalära processorn såg ut och hur den använde
VI SI CLOSETALK AB SYSTEMKRAV
2010-01-18 VI SI CLOSETALK AB SYSTEMKRAV 1 MJUK- OCH HÅRDVARUKRAV I detta dokument beskrivs de minimikrav och rekommendationer för mjukvara samt hårdvara som gäller för VISI System AB:s produkter. Visi
Utvecklingen från en 8 bitars till en 16 bitars mikroprocessor
Utvecklingen från en 8 bitars till en 16 bitars mikroprocessor Sammanfattning: Utvecklingen från processor till processor är inte lätt. Det finns många beslut som måste tas när det gäller kompatibilitet,
Diskprestanda Tester
Linnéuniversitetet Projektrapport Grundläggande Operativsystem 1DV415 Diskprestanda Tester Matteus Gilis, Linus Fogelström 9 januari 2014 Sammanfattning Vi ville utföra läs och skrivhastighets tester mellan
Lunds Tekniska Högskola Datorarkitektur med operativsystem EITF60. Superscalar vs VLIW. Cornelia Kloth IDA2. Inlämningsdatum:
Lunds Tekniska Högskola Datorarkitektur med operativsystem EITF60 Superscalar vs VLIW Cornelia Kloth IDA2 Inlämningsdatum: 2018-12-05 Abstract Rapporten handlar om två tekniker inom multiple issue processorer
1. Revisionsinformation
7.4.2 Systemkrav Systemkrav 2018-12-06 2 (27) Systemkrav 7.4.2 Dokumentet beskriver de krav som systemet ställer på maskinvara och programvara i de servrar och klientdatorer som ska användas för systemet.
Tekis-FB 7.1.0. Systemkrav
7.1.0 Systemkrav Systemkrav 2015-09-17 MAAN 2 (2) Systemkrav 7.1.0 Dokumentet beskriver de krav som systemet ställer på maskinvara och programvara i de servrar och klientdatorer som ska användas för systemet.
Hantering av hazards i pipelines
Datorarkitektur med operativsystem Hantering av hazards i pipelines Lisa Arvidsson IDA2 Inlämningsdatum: 2018-12-05 Abstract En processor som använder pipelining kan exekvera ett flertal instruktioner
Vad är en dator? Introduktion till datorer och nätverk. Pontus Haglund Institutionen för datavetenskap (IDA) 21 augusti 2018
. Vad är en dator? Introduktion till datorer och nätverk Pontus Haglund Institutionen för datavetenskap (IDA) 21 augusti 2018 Översikt 2/23 Datorns historia von Neumann-arkitekturen Operativsystem Datornät
Systemkrav WinServ II Edition Release 2 (R2)
Systemkrav WinServ II Edition Release 2 (R2) Observera: Alla rekommendationer är aktuella vid den tid då dokumentet publicerades och visar den senaste informationen för nödvändig mjukvara. Systemkrav för
Datorteknik ERIK LARSSON
Datorteknik ERIK LARSSON Så här långt. FÖ2 RISC/CISC FÖ1 Primärminne Instruktioner och data Address Instruction 00001000 0000101110001011 00001001 0001101110000011 00001010 0010100000011011 00001011 0001001110010011
Cacheminne Intel Core i7
EDT621 Datorarkitekturer med operativsystem 7,5 hp 2015-12-07 Cacheminne i Intel Core i7 Författare: Adnan Karahmetovic Handledare: Erik Larsson Innehåll 1. Inledning... 1 1.1 Syfte... 1 1.2 Frågeställning...
Toshiba och Intel Centrino Duo mobile teknologi för professionella användare
Toshiba och Intel Centrino Duo mobile teknologi för professionella användare I dagens affärsvärld är den bärbara datorn det främsta mobila verktyget för produktivitet och kommunikation. Detta verktyg har
Operativsystem. Informationsteknologi sommarkurs 5p, 2004. Agenda. Slideset 7. Exempel på operativsystem. Operativsystem
Informationsteknologi sommarkurs 5p, 2004 Mattias Wiggberg Dept. of Information Technology Box 337 SE751 05 Uppsala +46 18471 31 76 Collaboration Jakob Carlström Slideset 7 Agenda Exempel på operativsystem
Parallellism i CDC 7600, pipelinens ursprung
Lunds universitet Parallellism i CDC 7600, pipelinens ursprung Henrik Norrman EITF60 Datorarkitekturer med operativsystem Kursansvarig: Erik Larsson 4 december 2017 INNEHÅLL Parallellism i CDC 7600 Innehåll
KUNDCASE. Inovia gjorde sin AI-utveckling 10 gånger snabbare med Power-plattformen
KUNDCASE Inovia gjorde sin AI-utveckling 10 gånger snabbare med Power-plattformen MÖT INOVIA Inovia är ett marknadsledande bolag som är specialiserade på Big Data och AI där lösningarna utvecklas av ett
Parallellism i NVIDIAs Fermi GPU
Parallellism i NVIDIAs Fermi GPU Thien Lai Phu IDA2 Abstract This report investigates what kind of computer architecture, based on Flynn s taxonomy, is used on NVIDIAs Fermi-based GPU to achieve parallellism
Pipelining i Intel 80486
Lunds Universitet Pipelining i Intel 80486 EITF60 Datorarkitekturer med operativsystem Martin Wiezell 2017-12-04 Abstract This paper gives a brief description of the instruction pipeline of the Intel 80486
Jämförelse av skrivtekniker till cacheminne
Jämförelse av skrivtekniker till cacheminne 1 Innehåll 1. Sammanfattning 2. Inledning 3. Diskussion 4. Referenslista 1. Sammanfattning En rapport innehållande jämförelser av olika skrivtekniker till minnen
LUNDS UNIVERSITET. Parallell exekvering av Float32 och INT32 operationer
LUNDS UNIVERSITET Parallell exekvering av Float32 och INT32 operationer Samuel Molin Kursansvarig: Erik Larsson Datum 2018-12-05 Referat Grafikkort utför många liknande instruktioner parallellt då typiska
Sokigo AB OVK 2.0. Pentium- eller AMD-processor (x64 processor) på 1,6 GHz Dual Core eller motsvarande.
OVK 2 Systemkrav Dokument Datum / Date Signatur Sida / Page Systemkrav 2016-06-22 2 (6) OVK 2.0 Systemkrav för OVK2 Dokumentet beskriver de krav som systemet ställer på maskinvara och programvara i de
32 Bitar Blir 64 Sammanfattning
32 Bitar Blir 64 Sammanfattning Syftet med rapporten är att ge en insyn i det tillvägagångssätt och problem som uppstod i utvecklingen från 32 bitars CPUs till 64 bitars CPUs samt inblick i skillnaden
Random Access Memory. Amare Reda Jenny Holmberg Henrik Kreipke Gaylord Kaya
Random Access Memory Amare Reda Jenny Holmberg Henrik Kreipke Gaylord Kaya Introduktion Historia Vad är RAM? Hur fungerar RAM? Dataöverföring, tidsklocka och termer Vilka är de olika typerna av RAM? Vad
Improved-MOESI Cache koherens Protokoll
Improved-MOESI Cache koherens Protokoll Abstrakt I en multicore, flerkärninga processor med delat minne kan koherens problem förekomma. En lösning till detta är att implementera cache koherens protokoll.
Komma över Memory wall med 3D stacked minne LTH Ingenjörshögskolan vid Campus Helsingborg Institutionen för datavetenskap
Komma över Memory wall med 3D stacked minne LTH Ingenjörshögskolan vid Campus Helsingborg Institutionen för datavetenskap Christofer Huynh IDA14 EDT621 Lärare: Erik Larsson Abstrakt Memory wall, något
Arm Cortex-A8 Pipeline
Marcus Havrell Dahl - 941206 Arm Cortex-A8 Pipeline Sammanfattning Arm Cortex-A8 processorn är en energisnål men samtidigt kraftfull enhet. Beroende på implementationen kan den ha en klockhastighet på
HF0010. Introduktionskurs i datateknik 1,5 hp
HF0010 Introduktionskurs i datateknik 1,5 hp Välkommna - till KTH, Haninge, Datateknik, kursen och till första steget mot att bli programmerare! Er lärare och kursansvarig: Nicklas Brandefelt, bfelt@kth.se
Datorhistorik. Föreläsning 3 Datorns hårdvara EDSAC. Eniac. I think there is a world market for maybe five computers. Thomas Watson, IBM, 1943
Datorhistorik Föreläsning 3 Datorhistorik Datorns uppbyggnad, komponenter Processor, primärminne, sekundärminne Minneshierarkier Inbyggda system, stora datorer I think there is a world market for maybe
Definition DVG A06. Varför operativsystem? Operativsystem. Översikt. - Vad är ett operativsystem?
DVG A06 Operativsystem, mm Definition Den del av systemet som hanterar all hårdvara och all mjukvara. Kontrollerar: -alla filer -alla enheter -varje del av minnet -varje ögonblick av processortiden (-nätverk
Minnet från processorns sida Datorteknik
Minnet från processorns sida Datorteknik ERIK LARSSON Processorn ger kommandon/instruktioner med en adress och förväntar sig data. Exempel: READ(ADR) -> DATA Fysisk adress Logisk adress READ 00001000 READ
Cache-koherens protokoll MESI och MOSI
Handledare: Erik Larsson Lunds Tekniska Högskola HT2016 Cache-koherens protokoll MESI och MOSI Författare: Adnan Mohamed Abstrakt Cache koherens protokoll hanterar cacheminnet i ett multiprocessor system,
Hur det går att minska effektutvecklingen i en processor genom att ändra pipeline
Hur det går att minska effektutvecklingen i en processor genom att ändra pipeline Linda Wapner HT2018 EITF60 Sammanfattning Effektutvecklingen i en processor har länge ökat genom att klockfrekvensen för
Agenda. Syfte med datorbygge Datorns delar. Datorbygge. Moderkort Processor Minne och hårddisk Instickskort Övrigt
Datorbygge Agenda Syfte med datorbygge Datorns delar Moderkort Processor Minne och hårddisk Instickskort Övrigt Datorbygge Syfte med datorbygge Att alla ska ha byggt ihop en dator eftersom många tror att
0.1. INTRODUKTION 1. 2. Instruktionens opcode decodas till en språknivå som är förstålig för ALUn.
0.1. INTRODUKTION 1 0.1 Introduktion Datorns klockfrekvens mäts i cykler per sekund, eller hertz. En miljon klockcykler är en megahertz, MHz. L1 cache (level 1) är den snabbaste formen av cache och sitter
VAD GÖR DU / VEM ÄR DU?
INNEHÅLL Vad blir din roll Databaser vad är och varför Terminologi Datamodellering vad är och varför Utvecklingsprocessen SQL vad är det Data / Information / Kunskap Kapitel 1 delar av. Praktisk Datamodellering
Datorsystem. Laboration 3: Operativsystem Senast uppdaterad: 14 oktober 2012 Version 1.3. Student: Underskrift: Underskrift: Datum:
Datorsystem Laboration 3: Operativsystem Senast uppdaterad: 14 oktober 2012 Version 1.3 Student: Lärare: Underskrift: Underskrift: Datum: Datorsystem Laboration 3 1 Innehåll 1 Inledning 2 1.1 Introduktion...........................................
Grundläggande datavetenskap, 4p
Grundläggande datavetenskap, 4p Kapitel 2 Datamanipulation, Processorns arbete Utgående från boken Computer Science av: J. Glenn Brookshear 2004-11-09 IT och Medier 1 Innehåll CPU ALU Kontrollenhet Register
Syfte. Praktisk datorkunskap. Personal. Kursinfo. Examination- Krav för godkänt. Agenda idag DVG A06
Syfte Praktisk datorkunskap DVG A06 Ge teoretisk förståelse och praktisk erfarenhet om hur en dator är uppbyggd Ge kunskap kring operativsystemets roll, samt ge kunskap om olika operativsystem. Ge praktisk
SIMD i Intel s P5- baserade Pentium MMX
SIMD i Intel s P5- baserade Pentium MMX Maurits Gabriel Johansson - IDA2 Datorarkitekturer med operativsystem - 4 december 2016 SIMD I INTEL S P5-BASERADE PENTIUM MMX 1 Abstrakt Moderna CPU s (Central
DVG A06. Operativsystem, mm. Karlstads universitet Datavetenskap. DVG A06 Johan Eklund. Datavetenskap, Karlstads universitet 1
DVG A06 Operativsystem, mm DVG A06 Johan Eklund, 1 2 DVG A06 Johan Eklund, 2 Operativsystem - Vad är ett operativsystem? - Hur fungerar det..? - Vad använder vi operativsystemet till? - Vilka olika operativsystem
Fö 7: Operativsystem. Vad är ett operativsystem? Målsättning med operativsystem. Styr operativsystemet datorn?
Fö 7: Operativsystem Introduktion. Klassificering. Vad är ett operativsystem? Program som kontrollerar andra andra program. Gränssnitt mellan användare och hårdvaran. Kärnan. Historisk översikt. Typeset
Datorsystemteknik för E/D
Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) 19/8 2000 1(8) Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) Datorsystemteknik för E/D 19/8 2000 Tentamensdatum:
V-Met IaaS VM [3] [6] IDS [2] IDS IDS [8] [7] [15] [12] [13] IDS. V-Met Xen 4.4. IaaS VM VM IDS IDS IDS IDS IDS IDS IDS IDS
V-Met IaaS VM 1 1 IaaS VM VM VM IDS IDS IDS IDS IDS VM V-Met V-Met VM IDS IDS VM VM IDS 1. IaaS VM VM IDS VM VM IDS IDS IDS [4] IDS VM IDS [8] [7] [15] [12] [13] IDS IDS IDS IDS 1 Kyushu Institute of Technology
TEKNISK SPECIFIKATION. för TIDOMAT Portal version 1.7
för version 1.7 Innehållsförteckning Innehållsförteckning... 2 Krav för... 3 Systemskiss... 3 Systemkrav Server... 4 Operativsystem*... 4 Program i servern... 4 Databas... 5 SMTP inställningar för mail....
Pipelining i Intel Pentium II
Pipelining i Intel Pentium II John Abdulnoor Lund Universitet 04/12/2017 Abstract För att en processor ska fungera måste alla komponenter inuti den samarbeta för att nå en acceptabel nivå av prestanda.
Föreläsning 6 Databaser och säkerhet
Databasbaserad publicering Föreläsning 6 1 Föreläsning 6 Databaser och säkerhet & Läs kapitel 13 i Databasteknik och kapitel 9 i boken PHP & MySQL: Novice to Ninja Databasbaserad publicering Föreläsning
Att köpa ny dator SeniorNet Lidingö Februari-2019
Att köpa ny dator SeniorNet Lidingö Februari-2019 Att köpa ny dator Kompakt bordsdator Stationär dator Allt-i-ett-dator Laptop Hybrid (laptop/surfplatta) Agenda Att tänka på innan du köper dator Faktorer
Hantering av hazards i multi-pipelines
Campus Helsingborg IDA2 Hantering av hazards i multi-pipelines Av: Mounir Salam Abstract Det finns tre olika problem som kan uppstå när vi kör en pipeline med flera steg. De tre problemen även så kallade
Moment 2 Digital elektronik. Föreläsning Inbyggda system, introduktion
Moment 2 Digital elektronik Föreläsning Inbyggda system, introduktion Jan Thim 1 Inbyggda system, introduktion Innehåll: Historia Introduktion Arkitekturer Mikrokontrollerns delar 2 1 Varför lär vi oss
Sokigo AB Ecos Pentium- eller AMD-processor (x64 processor) på 1,6 GHz Dual Core eller motsvarande.
Ecos Systemkrav Systemkrav 2016-11-25 2 (6) Systemkrav för Ecos Dokumentet beskriver de krav som systemet ställer på maskinvara och programvara i de servrar och klientdatorer som ska användas för systemet.
Att uppgradera från Informix 7.31 och kanske lite annat. Johan Backlund
Att uppgradera från Informix 7.31 och kanske lite annat Johan Backlund Innehållsförteckning Introduktion Uppgradering av ett system från 7.31 till 10 High Performance Loader B-tree Scanner och andra upptäckter
ByggR Systemkrav
ByggR 1.7.0 Systemkrav Systemkrav 2017-01-25 SMS 2 (5) Systemkrav ByggR Dokumentet beskriver de krav som systemet ställer på maskinvara och programvara i de servrar och klientdatorer som ska användas för
Tentamen PC-teknik 5 p
Tentamen PC-teknik 5 p Namn:. Klass:... Program: Di2, Em3, Et3 Datum: 03-08-15 Tid: 13:30-18:30 Lokal: E171 Hjälpmedel: Linjal, miniräknare, Instruktionsrepertoar för 8086 (utdelas), Lathund, Pacific C
VAD GÖR DU / VEM ÄR DU?
INNEHÅLL Vad blir din roll Databaser vad är och varför Terminologi Datamodellering vad är och varför Utvecklingsprocessen SQL vad är det Data / Information / Kunskap Kapitel 1 delar av. Praktisk Datamodellering
Aktivitetsschemaläggning för flerkärninga processorer
Lunds Tekniska Högskola Datorarkitekturer med Operativsystem EDT621 Aktivitetsschemaläggning för flerkärninga processorer Tobias Lilja 5 december 2016 Innehåll 1 Inledning 3 1.1 Syfte................................
MySQL - testmiljöer på minuter. Thomas Johansson IT-avdelningen
MySQL - testmiljöer på minuter Thomas Johansson IT-avdelningen 1 Kort presentation! MySQL-DBA Unix-gubbe sedan 90-talet 2 Testmiljöer för MySQL För att testa innan uppgradering För att testa uppgradering
Parallellprogrammering i C++ 17 EDT621 Datorarkitekturer med Operativsystem Viktor Lindgren
Parallellprogrammering i C++ 17 EDT621 Datorarkitekturer med Operativsystem Viktor Lindgren 2016-12-05 Sammanfattning I följande rapport introduceras de tillägg som planeras genomföras i kommande C++ 17
Datorteknik ERIK LARSSON
Datorteknik ERIK LARSSON Programexekvering (1) Hämta instruktion på 00001000 (där PC pekar) Fetch (2) Flytta instruktionen 0000101110001011 till CPU (3) Avkoda instruktionen: 00001 MOVE, 01110001 Adress,
Datorteknik ERIK LARSSON
Datorteknik ERIK LARSSON Fetch-Execute Utan pipelining: Tid: 1 2 3 4 5 6 Instruktion 1 Instruktion 2 Instruktion 3 Fetch Execute Fetch Execute Fetch Execute Med pipelining: Tid: 1 2 3 4 Instruktion 1 Instruktion
Capitex dataservertjänst
Capitex dataservertjänst Beskrivning Capitex dataservertjänst fungerar som en mellanhand för arbetet mellan klienterna och databasen. Detta reducerar frekvensen och storleken på den nätverkstrafik som
Systemkrav Tekis-Bilflytt 1.3
Systemkrav 1. Systemkrav Systemkrav 2015-06-09 2 (8) Systemkrav 1. Dokumentet beskriver de krav som systemet ställer på maskinvara och programvara i de servrar och klientdatorer som ska användas för systemet.
Fetch-Execute. Datorteknik. Pipelining. Pipeline diagram (vid en viss tidpunkt)
Datorteknik ERIK LRSSON Fetch- Utan pipelining: Tid: 1 2 3 4 5 6 Instruktion 1 Instruktion 2 Instruktion 3 Fetch Fetch Fetch Med pipelining: Tid: 1 2 3 4 Instruktion 1 Instruktion 2 Instruktion 3 Fetch
Inledning. Statistisk Programmering. UNIVAC 1107 (sextio- och sjuttiotal) Hålkorten. Att använda dator
Inledning Statistisk Programmering Att använda dator Datorernas utveckling sen 1970 har revolutionerat den statistiska vetenskapen! Göran Broström gb@statumuse Statistiska institutionen Umeå universitet
Svar till tentamen den 16 december 2013 Datorarkitekturer med operativsystem, EDT621, 7,5 poäng
Lunds Universitet LTH Ingenjörshögskolan, Helsingborg Svar till tentamen den 16 december 2013 Datorarkitekturer med operativsystem, EDT621, 7,5 poäng Skrivtid: 08.00-13.00 Tillåtna hjälpmedel: Inga. Maximalt
Systemkrav/Rekommendationer
Pyramid Business Studio, version 3.39A Version 1.1 - (071210) Systemkrav och rekommendationer för Pyramid Business Studio för användning med Microsoft Windows. Anvisningarna gäller från version 3.39A.
MESI-protokollets funktion i multiprocessorer
LUNDS TEKNISKA HÖGSKOLA CAMPUS HELSINGBORG MESI-protokollets funktion i multiprocessorer Jacob Petersson EDT621 Datorarkitekturer med Operativsystem 2016-HT Abstract Denna rapport syftar till att visa
SQLs delar. Idag. Att utplåna en databas. Skapa en databas
Idag SQLs delar Hur skapar vi och underhåller en databas? Hur skapar man tabeller? Hur får man in data i tabellerna? Hur ändrar man innehållet i en tabell? Index? Vad är det och varför behövs de? Behöver
Digital IC konstruktion
Digital IC konstruktion Viktor Öwall Transistorn: en förstärkare Power Supply Korrekt? gate drain source En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal. Ground
MESI protokollet och dess derivater
LTH LUNDS TEKNISKA HÖGSKOLA MESI protokollet och dess derivater Peter Persson 2015-12-08 Sammanfattning Dagens multicore processorer använder sig av ett flertal cacheminnen. Därför behövs det metoder för
Prestandatest mellan Windows och Linux
Linnéuniversitetet Projektrapport Grundläggande Operativsystem 1DV415 Prestandatest mellan Windows och Linux Erik Källqvist, Teddy Wong, Douglas Rikardsson 10 januari 2014 Sammanfattning Vi har i vårt
Filöverföring i Windowsmiljö
Linnéuniversitetet Projektrapport Grundläggande Operativsystem 1DV415 Filöverföring i Windowsmiljö Erik Ljungqvist, Viktor Hjertman 10 januari 2014 Sammanfattning I detta projekt undersöks skillnaden i
ByggR Systemkrav
ByggR 1.7.1 Systemkrav Systemkrav 2018-04-26 SMS 2 (5) Systemkrav ByggR Dokumentet beskriver de krav som systemet ställer på maskinvara och programvara i de servrar och klientdatorer som ska användas för
Introduktion till hårdvara, mjukvara och operativsystem
Introduktion till hårdvara, mjukvara och operativsystem Grundläggande operativsystem 1DV415 1 1 Lärare Marcus Wilhelmsson Universitetsadjunkt i datavetenskap Linux, UNIX (Solaris, OpenSolaris, Mac OS X),
Lagringssystem. server. arbetsstationer. Katalog 2013. 08-584 006 41 Öppettider: 09:00-17:00 alla vardagar. www.nextron.se E-mail: sales@nextron.
Katalog 2013 Lagringssystem Upp till 288TB i ett kabinett SAN, NAS och DAS lösningar Automatisk failover mellan redundanta system server 1U till 5U 1 till 8 processorer Single, Microcloud, Twin eller Blade
Databasens består av: Tabell Kolumner fält Rader poster (varje post är unik)
Databasföreläsning Databasens består av: Tabell Kolumner fält Rader poster (varje post är unik) Tabeller Personer Databas Nummer Namn Födelseår 1 Tina 1950 2 Siv 1965 3 Olle 1980 Platt databas: all information
Digital IC konstruktion
Digital IC konstruktion Viktor Öwall Transistorn: en förstärkare Power Supply Korrekt? gate drain source En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal. Ground
Systemrekommendation. Artvise Contact Center
Systemrekommendation Artvise Contact Center 2017-01-10 Sida 2/6 Innehållsförteckning 1 Inledning... 3 1.1 System... 3 2 Artvise Contact CenterDatabas... 4 2.1 Systemrekommendationer för databasserver...
IBM POWER4, den första flerkärniga processorn och dess pipelines.
IBM POWER4, den första flerkärniga processorn och dess pipelines. 5 DECEMBER 2016 FÖRFATTARE: OSCAR STRANDMARK EXAMINATOR: ERIK LARSSON Abstract Rapporten redovisar IBM:s POWER-serie, generation ett till
Mark Systemkrav
1.36 Systemkrav Systemkrav 2016-10-25 2 (7) Systemkrav 1.36 Dokumentet beskriver de krav som systemet ställer på maskinvara och programvara i de servrar och klientdatorer som ska användas för systemet.
Agenda. Val av öppna programvaror inom Polisen. Polisen. Polisen. Rikspolisstyrelsen Bakgrund
Agenda Rikspolisstyrelsen Bakgrund Val av öppna programvaror inom Polisen Lena Charpentier, Chef IT-staben, Polisavdelningen Vad är Open Source? Vilka leverantörer är berörda? IT-arkitektur Besparingsvolym
Systemkrav Bilflytt 1.3
Systemkrav 1.3 Systemkrav Systemkrav 2016-11-22 2 (9) Systemkrav 1.3 Dokumentet beskriver de krav som systemet ställer på maskinvara och programvara i de servrar och klientdatorer som ska användas för
Mark Systemkrav
1.36 Systemkrav Systemkrav 2017-01-26 2 (7) Systemkrav 1.36 Dokumentet beskriver de krav som systemet ställer på maskinvara och programvara i de servrar och klientdatorer som ska användas för systemet.
Från utredning till implementation av Open Source inom Polisen
Från utredning till implementation av Open Source inom Polisen Per-Ola Sjöswärd, IT-strateg, M.Sc.E.E. Jonas Feist, Projektledare RedBridge AB - 1- Agenda Rikspolisstyrelsen Bakgrund Vilka leverantörer
Datalager och datautvinning
Datalager och datautvinning 1 Datalager och datautvinning! Databaser kan innehålla stora mängder information om ett företags eller en organisations verksamhet" Data kan också användas för att analysera
Databasutveckling Introduktion till SQL och TSQL
Databasutveckling Introduktion till SQL och TSQL Copyright Mahmud Al Hakim mahmud@webacademy.se www.webacademy.se Agenda Introduktion till SQL SELECT satsen, enkla frågor Hämta specifika kolumner Alias
Systemkrav. Artvise Kundtjänst
Systemkrav Artvise Kundtjänst Sida 2/6 Innehållsförteckning 1 Inledning... 3 1.1 System... 3 2 Artvise Kundtjänst Databas... 3 2.1 Systemkrav för databasserver... 3 2.2 System... 3 2.3 Programvara... 4