Tentamen i Digitalteknik, EIT020

Relevanta dokument
Tentamen i Digitalteknik, EIT020

Tentamen i Digitalteknik, EITF65

Tentamen i Digitalteknik, EIT020

Tentamen i Digitalteknik, EIT020

Tentamen i Digitalteknik, EIT020

Tentamen i Digitalteknik, EIT020

Tenta i Digitalteknik

Tenta i Digitalteknik

Lösningsförslag till tentamen i Digitalteknik, TSEA22

Diskreta Linjära System och Skiftregister

Tenta i Digitalteknik

Tentamen i Digitalteknik, EIT020

Tenta i Digitalteknik

Tentamen i Digitalteknik TSEA22

IE1204/IE1205 Digital Design

Laboration i digitalteknik Datablad

Tenta i Digitalteknik

Tentamen i IE1204/5 Digital Design måndagen den 15/

Försättsblad till skriftlig tentamen vid Linköpings Universitet

Tenta i Digitalteknik

Digital- och datorteknik

Institutionen för systemteknik, ISY, LiTH. Tentamen i. Tid: kl

Laboration i digitalteknik Datablad

- Digitala ingångar och framförallt utgångar o elektrisk modell

Grundläggande Datorteknik Digital- och datorteknik

Tentamen. TSEA22 Digitalteknik 5 juni, 2015, kl

Styrteknik: Grundläggande logiska funktioner D2:1

LOG/iC2. Introduction

Installation Instructions

Tenta i Digitalteknik

Försättsblad till skriftlig tentamen vid Linköpings universitet

Tentamen i EDA320 Digitalteknik för D2

LUNDS TEKNISKA HÖGSKOLA Institutionen för Elektro- och Informationsteknik

Tentamen i Digitala system - EDI610 15hp varav denna tentamen 4,5hp

Digital- och datorteknik

Digitalteknik 7.5 hp distans: 5.1 Generella sekvenskretsar 5.1.1

Tentamen i TTIT07 Diskreta Strukturer

Minnet. Minne. Minns Man Minnet? Aktivera Kursens mål: LV3 Fo7. RAM-minnen: ROM PROM FLASH RWM. Primärminnen Sekundärminne Blockminne. Ext 15.

Tentamen med lösningar för IE1204/5 Digital Design Torsdag 15/

Tentamen med lösningar i IE1204/5 Digital Design Måndag 27/

IE1205 Digital Design: F9: Synkrona tillståndsautomater

Laboration D181. ELEKTRONIK Digitalteknik. Kombinatoriska kretsar, HCMOS v 2.1

SEKVENSKRETSAR. Innehåll

Omtentamen med lösningar i IE1204/5 Digital Design Fredag 10/

D2 och E3. EDA321 Digitalteknik-syntes. Fredag den 13 januari 2012, fm i M-salarna

Kombinationskretsar. Föreläsning 4 Digitalteknik Mattias Krysander Institutionen för systemteknik

Tentamen i Digitala system - EITA15 15hp varav denna tentamen 4,5hp

SMD033 Digitalteknik. Digitalteknik F1 bild 1

Tentamen i IE Digital Design Fredag 21/

IE1205 Digital Design: F10: Synkrona tillståndsautomater del 2

Laborationshandledning

Digital- och datorteknik

Tentamensskrivning 11 januari 2016

Tentamen i Digitalteknik, TSEA22

Digitalteknik EIT020. Lecture 15: Design av digitala kretsar

Omtentamen IE Digital Design Måndag 14/

RADIATION TEST REPORT. GAMMA: 30.45k, 59.05k, 118.8k/TM1019 Condition D

Sekvensnät Som Du kommer ihåg

Tentamen i Digital Design

DIGITAL ELEKTRONIK. Laboration DE3 VHDL 1. Namn... Personnummer... Epost-adress... Datum för inlämning...

Digitala system EDI610 Elektro- och informationsteknik

Styrteknik 4.5/7.5 hp distans: Tidskretsar, räknare

Chalmers ekniska Högskola Institutionen för Data- och Informationsteknik. EDA 321 Digitalteknik syntes Laboration 2 - VHDL

Repetition TSIU05 Digitalteknik Di/EL. Michael Josefsson

Tentamen i IE1204/5 Digital Design onsdagen den 5/

Företagsnamn: Grundfos Skapad av: Magnus Johansson Tel: +46(0) Datum:

CanCom Bluetooth BLUETOOTH V5.6. Specifikation Specification LED. transceiver

Lösningförslag till Exempel på tentamensfrågor Digitalteknik I.

Tentamen i IE1204/5 Digital Design onsdagen den 5/

F5 Introduktion till digitalteknik

Sekvensnät vippor, register och bussar

Tentamen IE Digital Design Måndag 23/

TSEA22 Digitalteknik 2019!

FÖRELÄSNING 8 INTRODUKTION TILL DESIGN AV DIGITALA ELEKTRONIKSYSTEM

Installation Instructions

Laborationshandledning

Digital Design IE1204

Viktig information för transmittrar med option /A1 Gold-Plated Diaphragm

Tentamen i IE1204/5 Digital Design Torsdag 29/

Tentamen med lösningar i IE Digital Design Fredag 21/

Digital Design IE1204

1. Compute the following matrix: (2 p) 2. Compute the determinant of the following matrix: (2 p)

Digitalteknik syntes Arne Linde 2012

1. Förpackningsmaskin / Packaging machine

Tentamen i Digitalteknik 5p

IE1205 Digital Design: F13: Asynkrona Sekvensnät (Del 2)

350W ATX12V 2.2 Power Supply for HP and Compaq PC

TSIU05 Digitalteknik. LAB1 Kombinatorik LAB2 Sekvensnät LAB3 System

Digitalteknik F12. Några speciella automater: register räknare Synkronisering av insignaler. Digitalteknik F12 bild 1

TSEA22 Digitalteknik 2019!

Tentamen IE1204 Digital Design Måndag 15/

PFC and EMI filtering

Alias 1.0 Rollbaserad inloggning

DIGITALTEKNIK I. Laboration DE1. Kombinatoriska nät och kretsar

Styrteknik: Binära tal, talsystem och koder D3:1

Tentamen. EDA432 Digital- och datorteknik, It DIT790 Digital- och datorteknik, GU. Onsdag 12 Januari 2011, kl

DIGITALTEKNIK I. Laboration DE2. Sekvensnät och sekvenskretsar

Undersökning av logiknivåer (V I

Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D

TSEA22 Digitalteknik 2019!

Transkript:

Elektro- och informationsteknik Tentamen i Digitalteknik, EIT020 13 januari 2017, kl. 8-13 Skriv anonymkod och identifierare, eller personnummer, på alla papper. Börja en ny uppgift på ett nytt papper. Använd bara en sida av pappret. Lösningarna skall tydligt visa tillvägagångssättet. Minimering av funktioner, var och en för sig, ses som en naturlig del av lösningen. Minimalt antal tillstånd i tillståndsgrafer förväntas. Metoder för bra tillståndskodning behöver ej användas om det inte efterfrågas i uppgiften. Om det efterfrågas skall kopplingar för realiseringar ritas. Hjälpmedel: kursboken, föreläsningsbilder och föreläsningsanteckningar (allt under fliken "föreläsningar"), samt enkel miniräknare. Lycka till!

Uppgift 1 Ge den booleska funktionen f(x 1, x 2, x 3, x 4 ) definierad ur f 1 (1) = {0, 2, 6, 7, 8, 10, 14}, i följande former (x 1 mest signifikant): (a) (b) (c) Disjunktiv Normal Form (DNF), Minimal Disjunktiv Form (MDF), Minimal Konjunktiv Form (MCF). (d) Ange funktionen f med hjälp av addition och multiplikation i Z 2. (e) Bygg funktionen f(0, 0, x 3, x 4 ) (två variabler) med transistorer i CMOS-teknik. Rita! Uppgift 2 (2+2+2+2+2=10p) Peter ansvarar för en digital konstruktion som skall detektera ett visst insignalbeteende. Insignalen vid varje tidpunkt består av två binära värden x 1, x 2. När insignalen under de tre senaste tidsenheterna har haft sammanlagt exakt fem ettor så ska utsignalen y vara ett, annars skall den vara noll. Utsignalen vid tidsenhet 0 och 1 ska vara nollställd. Exempelvis så ger insignalen 11, 01, 11, 10, 11, 01, 11, 01, 00,... utsignal 0, 0, 1, 0, 1, 0, 1, 0, 0,.... Eftersom 11, 01, 11 innehåller exakt fem ettor blir y = 1 vid tidsenhet 2, medan 01, 11, 10 har fyra ettor och därför blir y = 0 vid tidsenhet 3, etc. (a) (b) Hjälp Peter att ta fram en tillståndsgraf för problemet. Minimera grafen. Realisera ett sekvensnät med minimalt antal D-vippor som implementerar den givna detektorn. Realiseringen ska vara baserad på en tillståndsgraf med minimalt antal tillstånd. Ange funktioner i minimal form. Rita sekvensnätet! (5+5=10p) 2

Uppgift 3 Du ansvarar för en digital konstruktion som ska styra påfyllning av ölflaskor. Tomma flaskor kommer på ett rullband och på ett ställe på rullbandet finns en kran för påfyllning av dryck i flaska. För att veta när en flaska kommit fram till kranen finns en givare som vi betecknar x. När flaskhalsen på en flaska står framför givaren är x = 1 annars är x = 0. Om man stannar rullbandet omedelbart efter att flaskhalsen passerat givaren kommer flaskan att stå precis under kranen. Rullbandet står stilla om dess styrsignal y är noll och går framåt om y = 1. Påfyllningen går till så att kranen ska vara öppen i exakt 2.8 sekunder för att rätt mängd dryck ska hamna i flaskan. Kranen styrs av styrsignalen z. Kranen är öppen om z = 1 och sluten om z = 0. Konstruktionen klockas med en 5Hz klocka. Konstruktionen ska använda sig av en räknare, 74FCT163, enligt datablad längst bak i tentan, samt valfria grindar och D-vippor. Rita upp konstruktionen i detalj! (10p) 3

Uppgift 4 Ett linjärt återkopplat skiftregister med kopplingspolynom C(D) = 1 D D 5 D 6 genererar sekvensen s. De första symbolerna i sekvensen s är s = 011100.... (a) Skriv upp ett uttryck för D-transformen av sekvensen s. (b) Bestäm kopplingspolynomet för kortast lineärt återkopplade skiftregister som genererar den periodiska sekvensen s. (c) Bestäm perioden för C(D). (d) Vilken är den maximala perioden för en sekvens genererad av ett LF av längd 6? Uppgift 5 (3+4+2+1=10p) Att kunna räkna på vanligt vis med mängder som innehåller ett ändligt antal element är viktigt i många digitala system. Låt oss betrakta ringen Z 22187, med addition och subtraktion modulo 22187. Vi noterar också att 22187 = 2017 11. (a) Lös ekvationen 53x = 2018 i Z 22187. (b) Ge ett exempel på ett element 0 som inte har invers i Z 22187. (c) Antag att en ALU kan utföra addition av två 15-bitars tal x och y och placera resultatet i 16-bitars vektorn u = u 0 u 1 u 15. Om vi tänker oss att x och y representerar två element i Z 22187 så är vi intresserade av att veta om ALU resultatet u = u 0 u 1 u 15 är större än 22186, eftersom då måste vi subtrahera bort 22187 för att få rätt element i Z 22187. Implementera en flagga "GEQ22187" som indikerar om resultatet u svarar mot ett tal 22187. Vektorn u är din funktions input. Bygg flaggan som ett iterativt kombinatoriskt nät, dvs som en kaskadkoppling av ett antal mindre block som är sammankopplade. Rita en bild över nätet! (5+1+4=10p) God Fortsättning på 2017! 4

IDT54/74FCT163T/AT/CT FAST CMOS SYNCHRONOUS PRESETTABLE BINARY COUNTER MILITARY AND INDUSTRIAL TEMRATURE RANGES FEATURES: FUNCTIONAL BLOCK DIAGRAM FAST CMOS SYNCHRONOUS PRESETTABLE BINARY COUNTER Std., A and C speed grades Low input and output 1µ A (max.) CMOS power levels True TTL input and output compatibility VOH = 3.3V (typ.) VOL = 0.3V (typ.) High drive outputs (-15mA IOH, 48mA IOL) Meets or exceeds JEDEC standard 18 specifications Military product compliant to MIL-STD-883, Class B and DESC listed (dual marked) Power off disable outputs permit live insertion Available in the following packages: Industrial: SOIC, QSOP Military: CERDIP, LCC, CERPACK DESCRIPTION: IDT54/74FCT163T/AT/CT The FCT163T is a high-speed synchronous modulo-16 binary counter built using an advanced dual metal CMOS technology. They are synchronously presettable for application in programmable dividers and have two types of count enable inputs plus a terminal count output for versatility in forming synchronous multi-stage counters. The FCT163T has Synchronous Reset inputs that override counting and parallel loading and allow the outputs to be simultaneously reset on the rising edge of the clock. P 0 P 1 P 2 P 3 CEP D D CD Q Q Q 0 Q 0 DETAIL A DETAIL A DETAIL A DETAIL A Q 0 Q 1 Q 2 Q 3 MILITARY AND INDUSTRIAL TEMRATURE RANGES 1 c AUGUST 2000 1999 Integrated Device Technology, Inc. DSC-5503/-

IDT54/74FCT163T/AT/CT FAST CMOS SYNCHRONOUS PRESETTABLE BINARY COUNTER MILITARY AND INDUSTRIAL TEMRATURE RANGES PIN CONFIGURATION 1 16 VCC INDEX NC VCC P0 P1 P2 P3 CEP 2 3 4 5 6 7 D16-1 SO16-1 SO16-7 E16-1 15 14 13 12 11 10 Q0 Q1 Q2 Q3 P0 P1 NC P2 P3 4 5 6 7 8 3 9 2 20 19 1 18 Q0 17 Q1 L20-2 16 NC 15 Q2 14 Q3 10 11 12 13 GND 8 9 CEP GND NC CERDIP/ SOIC/ QSOP/ CERPACK TOP VIEW LCC TOP VIEW ABSOLUTE MAXIMUM RATINGS (1) Symbol Rating Max. Unit VTERM (2) Terminal Voltage with Respect to GND 0.5 to +7 V VTERM (3) Terminal Voltage with Respect to GND 0.5 to VCC+0.5 V TSTG Storage Temperature 65 to +150 C IOUT DC Output Current 60 to +120 ma NOTES: 1. Stresses greater than those listed under ABSOLUTE MAXIMUM RATINGS may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect reliability. No terminal voltage may exceed Vcc by +0.5V unless otherwise noted. 2. Inputs and Vcc terminals only. 3. Outputs and I/O terminals only. CAPACITANCE (TA = +25 O C, f = 1.0MHz) Symbol Parameter (1) Conditions Typ. Max. Unit CIN Input Capacitance VIN = 0V 6 10 pf COUT Output Capacitance VOUT = 0V 8 12 pf NOTE: 1. This parameter is measured at characterization but not tested. 8T-link 8T-link 2 PIN DESCRIPTION Pin Names Description CEP Count Enable Parallel Input Count Enable Trickle Input C P Clock Pulse Input (Active Rising Edge) Synchronous Reset Input (Active LOW) P0-3 Parallel Data Inputs Parallel Enable Input (Active LOW) Q0-3 Flip-Flop Outputs Terminal Count Output FUNCTION TABLE (1) Action on the Rising CEP Clock Edge(s) L X X X Reset (Clear) H L X X Load (Pn Qn) H H H H Count (Increment) H H L X No Change (Hold) H H X L No Change (Hold) NOTE: 1. H = HIGH Voltage Level L = LOW Voltage Level X = Don t Care