Digitalteknik F12. Några speciella automater: register räknare Synkronisering av insignaler. Digitalteknik F12 bild 1
|
|
- Anita Hansson
- för 6 år sedan
- Visningar:
Transkript
1 igitalteknik F2 Några speciella automater: register räknare Synkronisering av insignaler igitalteknik F2 bild
2 Register Ett register är en degenererad automat som i allt väsentligt används för att lagra data. Register Nästa tillstånd för ett register bestäms av de data som skall lagras i registret. Analys med tillståndstabeller och -diagram är därför inte meningsfull. Styrsignaler kan användas för att initiera laddning av nya data, låsning av gammal data, clear (nollställning) etc. Skiftregister kan också användas för databearbetning (skifta ett lagrat ord ett eller flera steg vänster eller höger). igitalteknik F2 bild 2
3 Register Ett 4-bitars register uppbyggt med fyra -vippor med delade klock- och clearsignaler Vi får en grupp minneselement som kan läsas/ skrivas som en enhet CLK CLR Q3 Q3 Q2 Q2 Q Q Q Q TTL 747 Quad -type FF with Clear igitalteknik F2 bild 3
4 Varianter av register Selektiv datalagring CLK EN Q7 Q6 Q5 Q4 Q3 Q2 Q Q H G F E C B A 374 CLK Three-stateutgångar QH QG QF QE Q QC QB QA OE Octal -type FFs with input enable EN = "" och clk = "uppflank" för att skriva nya data i registret Octal -type FFs with output enable OE = "" placerar vippornas innehåll på utgångarna OE = "" --> hög impedans igitalteknik F2 bild 4
5 Registerfil: RE RB RA WE WB WA Q4 Q3 Q2 Q Tvådimensionell array av vippor Adress används för att indeera ett visst ord Ordinnehållet kan läsas eller skrivas 7467: Kretsen innehåller 6 -vippor organiserade som fyra st fyrabitars ord. Separata enablesignaler för att styra läsning och skrivning Separata adresser för läsning och skrivning Gemensam in- respektive utgång för data Register File with Tri-state Outputs igitalteknik F2 bild 5
6 Skiftregister Minne och förmåga att skifta data mellan minneselementen \Reset Skiftriktning Q Q 2 Q 3 Q 4 Klock CLK CLK CLK CLK \Reset Shift Shift Shift Skifta från vänster minneselement till den högra grannen på varje uppflank i klocksignalen Koppla tillbaka utsignalen från minneselementet längst till höger till elementet längst till vänster igitalteknik F2 bild 6
7 Skiftregister En riktig komponent: Seriella och Parallella insignaler Seriella och Parallella utsignaler Valbar skiftriktning Seriell Indata: LSI, RSI Parallell Indata:, C, B, A Parallell Utdata: Q, QC, QB, QA Clearsignal Positivt flanktriggad komponent S,S väljer skiftfunktion: SS = : Parallell laddning synkront på uppflank SS = : Vänsterskift på uppflank. LSI ersätter element SS = : Högerskift på uppflank. RSI ersätter element A SS = : Låst tillstånd bit Universal Shift Register Implementeras med en multipleer på varje minneselement. igitalteknik F2 bild 7
8 Parallell --> seriell --> parallell Eempel: Synkron seriedatalänk - ett sätt att överföra information: Clock Sändare S S LSI C B A RSI CLK CLR Q QC QB QA Mottagare S S LSI C B A RSI CLK CLR Q QC QB QA Parallell Indata 3 2 S S LSI C B A RSI CLK CLR 94 Q QC QB QA S S LSI C B A RSI CLK CLR 94 Q QC QB QA 3 2 Parallell Utdata Gemensam synkronisering Seriell överföring igitalteknik F2 bild 8
9 Räknare En räknare är en "degenererad" automat där tillståndet är den enda utsignalen Räknare: Genomlöper en förutbestämd sekvens av tillstånd där välingarna initieras av klocksignalen. Eempel: 3 bitars uppräknare:,,,,,,,,,... 3 bitars nedräknare:,,,,,,,,,... Alternativa sekvenser förekommer liksom möjlighet att väla mellan upp- och nedräkning, olika sekvenser etc. igitalteknik F2 bild 9
10 esign av räknare Vi använder samma procedur som kan användas för att konstruera godtyckliga automater. Räknare är enkla - vi har inget problem att bestämma vilket tillstånd som är nästa tillstånd. Eempel: 3-bitars binär uppräknare Q2 Q Q Q2 Q Q igitalteknik F2 bild
11 esign av räknare Vi använder samma procedur som kan användas för att konstruera godtyckliga automater. Räknare är enkla - vi har inget problem att bestämma vilket tillstånd som är nästa tillstånd. Eempel: 3-bitars binär uppräknare Vi väljer T-vippor: Q2 Q Q Q2 Q Q T2 T T igitalteknik F2 bild
12 esign av räknare K-diagram för T-funktionerna CB A T = Klockning på fallande flank! \Reset + T S Q CLK Q R QA T S Q CLK Q R QB T S Q CLK Q R QC CB A Count T = A Timingdiagram: CB A T2= AB \Reset Q C Q B Q A Count igitalteknik F2 bild 2
13 En mer komple räknarsekvens:,,,,,... Steg : Tag fram tillståndsdiagram och -tabell: esign av räknare Q2 Q Q Q2 + Q + Q + Observera don't caretillstånden! igitalteknik F2 bild 3
14 igitalteknik F2 bild 4 K Q2 Q Q Q2 Q Q J2 K2 J J K esign av räknare En mer komple räknarsekvens:,,,,,... Steg : Tag fram tillståndsdiagram Steg 2: Vi väljer JK-vippor och -tabell:
15 Minimera nästa tillståndsfunktionerna: esign av räknare Q2Q Q Q2Q Q Q2Q Q J2= Q J= J=Q2'Q Q2Q Q Q2Q Q Q2Q Q K2= Q' K= Q + Q2 K= Q2 igitalteknik F2 bild 5
16 esign av räknare Logikschema: Count S J2 Q2 J S Q S J Q CLK Q2 CLK Q CLK Q K2R K R K R Timingdiagram: Count Q2 Q Q igitalteknik F2 bild 6
17 esign av räknare Problem: Vid start kan räknaren börja i vilket tillstånd som helst, även don't caretillstånden. Vad händer då?? Vi måste analysera implementationen dvs ta reda på vad som händer i don't caretillstånden. igitalteknik F2 bild 7
18 esign av räknare Problem: Vid start kan räknaren börja i vilket tillstånd som helst, även don't caretillstånden. Vad händer då? Analys av implementationen ger: Q2 Q Q Q2 Q Q Slutsats: Räknaren genomlöper eventuellt något/några don't caretillstånd innan den följer avsedd sekvens. Allvarligt? et beror på... igitalteknik F2 bild 8
19 esign av räknare Några tips:. För att säkert få räknaren att fungera måste don't caretillstånden förr eller senare leda in i räknarsekvensen. 2. Preset och clear kan användas för att ställa en räknare i önskat tillstånd 3. Om räknaren inte får visa fel utsignaler om den startar i ett don't caretillstånd måste utsignalen kodas så att det ser ut som om räknaren räknar rätt. igitalteknik F2 bild 9
20 Asynkrona räknare ett till synes attraktivt alternativ till de synkrona räknarna Klock T Q T Q T Q A B C CLKQ CLKQ CLK Q Klocksignalen "ripplar" från vänster till höger En kombinatorisk krets som avkodar räknaren kan få glitchar på utsignalen Vipporna slår inte om samtidigt! igitalteknik F2 bild 2
21 Johnsonräknare S J Q CLK K Q R Q Q 2 Q 3 S S S J Q J Q J CLK CLK CLK K Q K Q K R R R Q Q Q 4 Shift 6 möjliga tillstånd, 8 av dem används. Shift en bit välar vid varje klockning. et ger glitchfri utsignal. Q Q 2 Q 3 Q 4 igitalteknik F2 bild 2
22 Räknare P T C B A 63 CLK LOA CLR RCO Q QC QB QA Synkron 4-Bit Uppräknare Synkrona load- och clearingångar Positivt flanktriggade vippor Parallell laddning av data från, C, B, A P, T Enableingångar: båda måste vara aktiva (=) för att räknaren skall räkna. RCO: "Ripple Carry Output", aktiverad när räknaren nått "". Används för att kaskadkoppla flera räknare. 746: likartad funktion men asynkron load och clear igitalteknik F2 bild 22
23 Timing CLR LOA A B C CLK P T Q A Q B Q C Q RCO Clear Load Count Inhibit igitalteknik F2 bild 23
24 Kaskadkoppling av räknare Kaskadkoppling: RCO aktiveras när räknaren nått tillståndet Klock P RCO T 63 P 63 T Klock C B A H G FE P och T enable aktiveras av RCO och räknaren kan räkna upp ett steg. Nedströms räknare slår om från till Räknarens högsta klockfrekvens reduceras av detta (2) RCO = (3) Högra räknaren räknar upp () Vänstra räknaren = igitalteknik F2 bild 24
25 Att utnyttja synkron load Räknare med startoffset, räknarsekvens t e:,,,,,,,,,,... C B A Clock 6 3 P T R C O C L K Q Q Q Q C B A C B A L O A C L R Load C B A + + Load laddas när load = Använd RCO' för att initiera laddning av data å 7463 Load är synkron sker laddningen på klockans nästa uppflank. igitalteknik F2 bild 25
26 Att nyttja synkron clear Nollställning av räknaren: räknarsekvens t e:,,,...,,, CLR Avkoda ett tillstånd för att fastställa när räknaren skall nollställas C B A 6 3 P T R C C O L K Q Q Q Q C B A C B A L O A C L R Clearsignalen nollställer räknaren på klocksignalens uppflank igitalteknik F2 bild 26
27 Asynkron clear då? Byt ut räknaren mot en 746 med asynkron clear, i övrigt samma koppling: CLR Avkoda ett tillstånd för att fastställa när räknaren skall nollställas C B A 6 3 P T R C C O L K Q Q Q Q C B A C B A L O A C L R Clear nollställer räknaren omedelbart! igitalteknik F2 bild 27
28 Metastabilitet och asynkrona ingångar Termer och definitioner: Klockade synkrona kretsar: gemensam referenssignal, vanligen kallad klocka kretsen välar tillstånd på en bestämd klockflank Asynkrona kretsar: ingångar, tillstånd och utgångar välar oberoende av någon gemensam referenssignal RS-latchen är asynkron, - och J-vippor är synkrona Synkrona insignaler välar nivå endast på klockflanken Asynkrona insignaler påverkar kretsen omedelbart utan hänsyn till klockan igitalteknik F2 bild 28
29 Asynkrona insignaler......är farliga: å de påverkar kretsen omedelbart kan glitchar bli förödande, t e genom att vippornas setuptider inte kan hållas. Synkrona insignaler är därför att föredra! Ibland går det inte att undvika asynkrona insignaler, t e de som kommer från omgivande kretsar, clearsignaler etc. Vi måste kunna hantera dessa... igitalteknik F2 bild 29
30 Asynkrona insignaler Vad kan hända? In Q Q Clk Här håller vi inte setuptiden: In är en asynkron insignal kopplad till och (två -vippor). In välar nivå omedelbart före klockningen. En - vippa läser av In korrekt, den andra inte. etta kan leda till att en automat välar tillstånd längs pilar som inte finns i tillståndsdiagrammet! igitalteknik F2 bild 3
31 Metastabilitet När vippans insignal välar nivå omedelbart före klocksignalen kan vippan hamna i ett metastabilt tillstånd: varken eller Vippan kan i princip stanna i detta tillstånd hur länge som helst, även om detta är ytterst osannolikt i en verklig krets Logic et är sannolikt att vippan kommer att lämna det metastabila tillståndet och bli antingen eller Logic Time Ett minnesoscilloskop kan visa en bild av det metastabila tillståndets övergång till ett stabilt tillstånd igitalteknik F2 bild 3
32 Synkronisering av insignaler Sannolikheten för synkroniseringsfel kan aldrig minskas till men den kan reduceras: En krets med två -vippor är en standardlösning Minska klockfrekvensen detta ger synkroniseringskretsen mer tid att lämna ett metastabilt tillstånd använd snabbast möjliga kretsar till synkroniseringen detta minskar väntevärdet på tiden i metastabilt tillstånd (vipporna faller snabbare ned i ett stabilt tillstånd) Asynkron Insignal Q Q Clk Synkroniserad Insignal Synkront System igitalteknik F2 bild 32
33 Synkronisering av insignalen Hur fungerar kretsen? A B Q Q Clk Insignalen möter vippa A vid en godtycklig tidpunkt. Vi kan därför inte garantera något om setuptid för denna vippa. en kan komma i metastabilt tillstånd efter klockning. et metastabila tillståndet kan vara en klockperiod minus setuptiden för vippa B innan det blir problem med denna vippa: t r = t clk - t setup Sannolikheten för att vippa B skall komma i metastabilt tillstånd har därför reducerats. et var det som var meningen. igitalteknik F2 bild 33
34 Synkronisering av insignalen Varför räcker det inte med en vippa? (en andra sitter ju ändå i efterföljande automat). Vi kopplar samman synkroniseringskretsen med en automat: In Clk Q Q Net State ecoder State flip-flop t comb t setup en tid som atuomaten "tål" metastabilt tillstånd på ingången kan uttryckas som t = t - t - t, dvs nästa tillståndsavkodaren reducerar t r clk comb setup r I synkroniseringskretsen (mellan -vipporna) är t =! comb igitalteknik F2 bild 34
35 Synkronisering av insignalen Hur bra är kretsen? parametrar:. et beror på klockfrekvensen f [Hz], t r [ns] 2. et beror på hur snabbt insignalen välar a [cps] (changes per sec.) 3. et beror på vika vippor vi använder T [s], τ [ns] Vi kan beräkna ett värde på MTBF (Mean Time Between Failure): MTBF = (t r / τ) e T f a igitalteknik F2 bild 35
36 Synkronisering av insignalen Eempel: Vi har en automat som klockas med 2,5 MHz. En asynkron insignal välar nivå gånger per sekund. Signalen skall synkroniseras med standardkretsen uppbyggd med två -vippor (t comb = ). Beräkna MTBF. MTBF = A. Synkroniseringen sker med två 74LS74: t = 2 ns setup T =,4 s τ =,5 ns t r e = 8-2 = 6 ns (6 /,5) 6 6,4*2,5* ** (ca gång/2 tim) 3 = 47* s B. Synkroniseringen sker med två 74ALS74: t = 8 ns setup T = 6,5 µs τ =,34 ns t = 8-8 = 72 ns r (72 /,34) e MTBF = ,5* *2,5* ** 76 (ca gång/ år) 83 = * s igitalteknik F2 bild 36
37 Synkronisering av insignalen Vad händer om frekvenserna ökar? Eempel: Vi har en automat som klockas med 5 MHz. En asynkron insignal välar nivå gånger per sekund. Signalen skall synkroniseras med standardkretsen uppbyggd med två -vippor (t = ). Beräkna MTBF. comb Synkroniseringen sker med två 74ALS74: t = ns setup T = 6,5 µs τ =,34 ns t = 2 - = ns r ( /,34) e MTBF = ,5* *5* ** (ca var 5:e timme) 4 =,8* s igitalteknik F2 bild 37
38 Synkronisering av insignaler Förbättringar? Sänk klockfrekvensen i synkroniseringskretsen: Samma förutsättningar som föregående eempel men synkroniseringskretsen klockas nu med 25 MHz: Q Q t = ns setup T = 6,5 µs τ =,34 ns Q f/2 Hz t r = 4 - = 3 ns Clk f Hz (3 /,34) e MTBF = ,5* *25* ** 3 =,3* s 2 (ca gång / år) igitalteknik F2 bild 38
Digitalteknik F9. Automater Minneselement. Digitalteknik F9 bild 1
Digitalteknik F9 Automater Minneselement Digitalteknik F9 bild Automater Från F minns vi följande om en automat (sekvenskrets): Utsignalerna beror av insignal och gammalt tillstånd: Insignaler Utsignaler
Läs merIE1205 Digital Design: F9: Synkrona tillståndsautomater
IE25 Digital Design: F9: Synkrona tillståndsautomater Moore och Mealy automater F8 introducerade vippor och vi konstruerade räknare, skift-register etc. F9-F skall vi titta på hur generella tillståndsmaskiner
Läs merEtt minneselements egenskaper. F10: Minneselement. Latch. SR-latch. Innehåll:
F: Minneselement Innehåll: - Latchar - Flip-Flops - egister - Läs- och skrivminne (andom-access Memory AM) - Läsminne (ead Only Memory OM) Ett minneselements egenskaper Generellt sett så kan följande operationer
Läs merSekvensnät vippor, register och bussar
ekvensnät vippor, register och bussar agens föreläsning: Lärobok kap.5 Arbetsbok kap 8,9,10 Ur innehållet: Hur fungerar en -latch? Hur konstrueras JK-, - och T-vippor? er och excitationstabeller egister
Läs merProgrammerbar logik och VHDL. Föreläsning 4
Programmerbar logik och VHDL Föreläsning 4 Förra gången Strukturell VHDL Simulering med ISim Strukturell VHDL Simulering test_bench specificerar stimuli Simulatorn övervakar alla signaler, virtuell logik-analysator
Läs merTSEA22 Digitalteknik 2019!
1(39) 2019 Mattias Krysander Ingemar Ragnemalm 1(39) Föreläsning 5. Sekv1. enna föreläsning: Vippor Sekvensnät Moore och Mealy 2(39)2(39) Förra föreläsningen: Labb 1. Adderare. Carryaccelerator Och ännu
Läs merKonstruktionsmetodik för sekvenskretsar. Föreläsning 7 Digitalteknik Mattias Krysander Institutionen för systemteknik
Konstruktionsmetodik för sekvenskretsar Föreläsning 7 Digitalteknik Mattias Krysander Institutionen för systemteknik 2 Dagens föreläsning Hantering av insignaler Initiering av starttillstånd Inför lab
Läs merTSEA22 Digitalteknik 2019!
1(43) 2019 Mattias Krysander Ingemar Ragnemalm 1(43) Föreläsning 7. Sekv3. enna föreläsning: Lösningar närmare verkligheten Synkronisering Enpulsare Problem till design 2(43)2(43) Förra föreläsningen:
Läs merSEKVENSKRETSAR. Innehåll
SEKVENSKRETSAR Innehåll Synkrona sekvenskretsar Tillståndsdiagram / tillståndstabell Definition av Moore- och Mealy-maskiner Tillståndskodning Syntes av sekventiell logik Räknare SEKVENSKRETSAR EXEMPEL
Läs merSekvensnät. William Sandqvist
Sekvensnät Om en och samma insignal kan ge upphov till olika utsignal, är logiknätet ett sekvensnät. Det måste då ha ett inre minne som gör att utsignalen påverkas av både nuvarande och föregående insignaler!
Läs merMinneselement,. Styrteknik grundkurs. Digitala kursmoment. SR-latch med logiska grindar. Funktionstabell för SR-latchen R S Q Q ?
Styrteknik grundkurs Digitala kursmoment Binära tal, talsystem och koder Boolesk Algebra Grundläggande logiska grindar Minneselement, register, enkla räknare Analog/digital omvandling SR-latch med logiska
Läs merTentamen. TSEA22 Digitalteknik 5 juni, 2015, kl
Tentamen TSEA22 Digitalteknik 5 juni, 2015, kl. 08.00-12.00 Tillåtna hjälpmedel: Inga. Ansvarig lärare: Mattias Krysander Visning av skrivningen sker mellan 10.00-10.30 den 22 juni på Datorteknik. Totalt
Läs merDigitalteknik 7.5 hp distans: 5.1 Generella sekvenskretsar 5.1.1
Digitalteknik 7.5 hp distans: 5.1 Generella sekvenskretsar 5.1.1 Från Wikipedia: Sekvensnät Ett sekvensnäts utgångsvärde beror inte bara på indata, utan även i vilken ordning datan kommer (dess sekvens).
Läs merIE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare
IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare Sekvensiella System a(t) f(a(t)) Ett sekvensiellt system har ett inbyggt minne - utsignalen beror därför BÅDE av insignalens NUVARANDE
Läs merSekvensnät i VHDL del 2
Laboration 6 i digitala system ht-16 Sekvensnät i VHDL del 2 Realisering av Mealy och Moore i VHDL............................. Namn............................. Godkänd (datum/sign.) 2 Laborationens syfte
Läs merFörsättsblad till skriftlig tentamen vid Linköpings universitet
Försättsblad till skriftlig tentamen vid Linköpings universitet Datum för tentamen 08-03-3 Sal (5) Tid 8- Kurskod TSEA Provkod TEN Kursnamn/benämning Provnamn/benämning Institution Antal uppgifter som
Läs merRepetition delay-element
Repetition delay-element Synkront sekvensnät Klockad vippa Asynkront sekvensnät ett konstgrepp: Delay-element Andra beteckningar: Y och y Gyllene regeln Endast EN signal åt gången ändras Exitationstabell
Läs merMinnet. Minne. Minns Man Minnet? Aktivera Kursens mål: LV3 Fo7. RAM-minnen: ROM PROM FLASH RWM. Primärminnen Sekundärminne Blockminne. Ext 15.
Aktivera Kursens mål: LV3 Fo7 Konstruera en dator mha grindar och programmera denna Aktivera Förra veckans mål: Konstruktruera olika kombinatoriska nät som ingår i en dator. Studera hur addition/subtraktion
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2011-08-26 Skrivtid 9.00-14.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna hjälpmedel
Läs merLåskretsar och Vippor
Låskretsar och Vippor Låskretsar (latch) och vippor (flip-flop) är kretsar med minnesfunktion. De ingår i datorns minnen och i processorns register. SR-låskretsen är i princip datorns minnescell Q=1 Q=0
Läs merTentamen i Digitalteknik, EITF65
Elektro- och informationsteknik Tentamen i Digitalteknik, EITF65 3 januari 2018, kl. 14-19 Skriv anonymkod och identifierare, eller personnummer, på alla papper. Börja en ny uppgift på ett nytt papper.
Läs merIE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare
IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare IE1205 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska
Läs merDESIGN AV SEKVENTIELL LOGIK
DESIGN AV SEKVENTIELL LOGIK Innehåll Timing i synkrona nätverk Synkrona processer i VHDL VHDL-kod som introducerar vippor (flip-flops) och latchar Initiering av register Mealy- och Moore-maskiner i VHDL
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2010-08-27 Skrivtid 9.00-14.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna
Läs merExempel på LAX-uppgifter
Eempel på LAX-uppgifter Uppgift. I en myntautomat ingår en detektor för olika myntvalörer. Figur (a) visar myntinkastet, tre fotoceller och myntdetektorn som ska implementeras som en synkron sekvenskrets.
Läs merLaboration i digitalteknik Introduktion till digitalteknik
Linköpings universitet Institutionen för systemteknik Laborationer i digitalteknik Datorteknik 6 Laboration i digitalteknik Introduktion till digitalteknik TSEA Digitalteknik D TSEA5 Digitalteknik Y TDDC75
Läs merIE1205 Digital Design: F10: Synkrona tillståndsautomater del 2
IE1205 Digital Design: F10: Synkrona tillståndsautomater del 2 Sekvensnät Om en och samma insignal kan ge upphov till olika utsignal, är logiknätet ett sekvensnät. Det måste då ha ett inre minne som gör
Läs merKonstruktionsmetodik för sekvenskretsar
Konstruktionsmetodik för sekvenskretsar Digitalteknik Föreläsning 7 Mattias Krysander Institutionen för systemteknik Dagens föreläsning Inför laboration 2 Synkronisering av insignaler Asynkrona ingångar
Läs merStyrteknik distans: Minneselement, register, räknare, AD-omv D4:1
Styrteknik distans: Minneselement, register, räknare, AD-omv D4:1 Digitala kursmoment D1 Binära tal, talsystem och koder D2 Boolesk Algebra D3 Grundläggande logiska grindar D4 Minneselement, register,
Läs merIE1205 Digital Design: F13: Asynkrona Sekvensnät (Del 2)
IE25 Digital Design: F3: Asynkrona Sekvensnät (Del 2) Rep. Tillståndsmaskiner LT_I_EURO (a) (b) (c) COIN_PRESENT COIN_PRESENT COIN_PRESENT COIN_PRESENT Tillståndsmaskiner styr sekvenser av händelser. Övergångar
Läs merDigital Design IE1204
Digital Design IE1204 F9 Tillståndsautomater del1 william@kth.se IE1204 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska kretsar
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2008-08-29 Skrivtid 9.00-13.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Johan Eriksson Tel 070 589 7911 Tillåtna
Läs merSekvensnät Som Du kommer ihåg
Sekvensnät Som Du kommer ihåg Designmetodik Grundläggande designmetodik för tillståndsmaskiner. 1. Analysera specifikationen för kretsen 2. Skapa tillståndsdiagram 3. Ställ upp tillståndstabellen 4. Minimera
Läs merDigital- och datorteknik
Digital- och datorteknik Föreläsning #9 Biträdande professor Jan Jonsson Institutionen för data- och informationsteknik Chalmers tekniska högskola ekvensnät Vad kännetecknar ett sekvensnät? I ett sekvensnät
Läs merLABORATIONER I DIGITALTEKNIK. för kurserna. TSEA22, lab 1-4 TSEA51, lab 1-3 TDDC75, lab 1,2
204 LABORATIONER I DIGITALTEKNIK för kurserna TSEA22, lab -4 TSEA5, lab -3 TDDC75, lab,2 Detta häfte innehåller laborationsuppgifter i digitalteknik och används i kurserna TSEA22, TSEA5 och TDDC75. Läs
Läs merDIGITALTEKNIK I. Laboration DE2. Sekvensnät och sekvenskretsar
UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Håkan Joëlson, John Berge 203 DIGITALTEKNIK I Laboration DE2 Sekvensnät och sekvenskretsar Namn... Personnummer... Epost-adress... Datum för
Läs merLV6 LV7. Aktivera Kursens mål:
Aktivera Kursens mål: LV6 LV7 Konstruera en dator mha grindar och programmera denna Aktivera Förra veckans mål: Konstruktruera olika kombinatoriska nät som ingår i en dator. Studera hur addition/subtraktion
Läs merDigital Design IE1204
Digital Design IE204 Kursomgång för Högskoleingenjörsinriktningarna: Datateknik, Elektronik och Datorteknik. Kandidatinriktningen: Informations- och Kommunikationsteknik F3 Asynkrona sekvensnät del 2 william@kth.se
Läs merDigital elektronik CL0090
Digital elektronik CL9 Föreläsning 5 27-2-2 8.5 2. Naxos Demonstration av uartus programvara. Genomgång av uartus flödesschema. Detta dokument finns på kurshemsidan. http://www.idt.mdh.se/kurser/cl9/ VHDL-kod
Läs merDigital Design IE1204
Digital Design IE1204 F10 Tillståndsautomater del II william@kth.se IE1204 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska
Läs merAsynkrona sekvensmaskiner
Asynkrona sekvensmaskiner En asynkron sekvensmaskin är en sekvensmaskin utan vippor Asynkrona sekvensmaskiner bygger på återkopplade kombinatoriska grindnätverk Vid analys antar man: Endast EN signal i
Läs merIE1204 Digital Design
IE204 Digital Design F F3 F2 F4 Ö Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK LAB Kombinatoriska kretsar F7 F8 Ö4 F9 Ö5 Multiplexor KK2 LAB2 Låskretsar, vippor, FSM F0 F
Läs merTentamen IE Digital Design Fredag 15/
Tentamen IE204-5 Digital Design Fredag 5/ 206 4.00-8.00 Allmän information ( TCOMK, Ask for an english version of this exam if needed ) Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist
Läs merLaboration D159. Sekvensnät beskrivna med VHDL och realiserade med PLD. Namn: Datum: Epostadr: Kurs:
UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Lars Wållberg/Håkan Joëlson 2001-03-01 v 1.5 ELEKTRONIK Digitalteknik Laboration D159 Sekvensnät beskrivna med VHDL och realiserade med PLD
Läs merTentamen i IE1204/5 Digital Design onsdagen den 5/
Tentamen i IE1204/5 Digital Design onsdagen den 5/6 2013 9.00-13.00 Allmän information Exaator: Ingo Sander. Ansvarig lärare: William Sandqvist, tel 08-790 4487 (Kista IE1204) Tentamensuppgifterna behöver
Läs merDigital Design IE1204
Digital Design IE204 F3 Asynkrona sekvensnät del 2 william@kth.se IE204 Digital Design F F3 F2 F4 Ö Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK LAB Kombinatoriska kretsar
Läs merALU:n ska anslutas hur då?
Aktivera Kursens mål: LV3 Fo7 Konstruera en dator mha grindar och programmera denna Aktivera Förra veckans mål: Konstruktruera olika kombinatoriska nät som ingår i en dator. Studera hur addition/subtraktion
Läs merTentamen i IE1204/5 Digital Design onsdagen den 5/
Tentamen i IE1204/5 Digital Design onsdagen den 5/6 2013 9.00-13.00 Tentamensfrågor med lösningsförslag Allmän information Examinator: Ingo Sander. Ansvarig lärare: William Sandqvist, tel 08-790 4487 (Kista
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2012-12-17 Skrivtid 9.00-14.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna hjälpmedel
Läs merF5 Introduktion till digitalteknik
Exklusiv eller XOR F5 Introduktion till digitalteknik EDAA05 Roger Henriksson Jonas Wisbrant På övning 2 stötte ni på uttrycket x = (a b) ( a b) som kan utläsas antingen a eller b, men inte både a och
Läs merTentamen IE1204 Digital Design Måndag 15/
Tentamen IE1204 Digital Design Måndag 15/1 2018 14.00-18.00 Allmän information (Ask for an English version of this exam if needed) Examinator: Carl-Mikael Zetterling Ansvarig lärare vid tentamen: Carl-Mikael
Läs merDigital Design IE1204
Digital Design IE1204 F8 Vippor och låskretsar, räknare william@kth.se IE1204 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska
Läs merDigital Design IE1204
Digital Design IE1204 F8 Vippor och låskretsar, räknare william@kth.se IE1204 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska
Läs merRepetition och sammanfattning av syntes och analys av sekvensnät
Repetition och sammanfattning av syntes och analys av sekvensnät Sekvensnät = ihopkoppling av sekvenskretsar Består i praktiken av - minnesdel (sekvenskretsar) - kombinatorisk del. Sekvenskretsar = kretsar
Läs merOmtentamen IE Digital Design Måndag 14/
Omtentamen IE204-5 Digital Design Måndag 4/3 206 4.00-8.00 Allmän information ( TCOMK, Ask for an english version of this exam if needed ) Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist
Läs merFörsättsblad till skriftlig tentamen vid Linköpings Universitet
Försättsblad till skriftlig tentamen vid Linköpings Universitet Datum för tentamen 03-05-3 Salar U, KÅRA, U3 Tid -8 Kurskod TSEA Provkod TEN Kursnamn Digitalteknik Institution ISY Antal uppgifter som ingår
Läs merVad är en UART? Universal Asynchronous Receiver Transmitter parallella seriella parallell åttabitars signal mest signifikant bit
Vad är en UART? Beteckningen UART är en förkortning för det engelska uttrycket Universal Asynchronous Receiver Transmitter, vilket översatt till svenska blir ungefär Universell Asynkron Mottagare/Sändare.
Läs merTentamen med lösningar i IE Digital Design Fredag 15/
Tentamen med lösningar i IE4-5 Digital Design Fredag 5/ 6 4.-8. Allmän information (TCOMK, Ask for an english version of this exam if needed Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandvist
Läs merIE1204/IE1205 Digital Design
TENTAMEN IE1204/IE1205 Digital Design 2012-12-13, 09.00-13.00 Inga hjälpmedel är tillåtna! Hjälpmedel Tentamen består av tre delar med sammanlagd tolv uppgifter, och totalt 30 poäng. Del A1 (Analys) innehåller
Läs merTentamen i IE Digital Design Fredag 21/
Tentamen i IE204-5 Digital Design Fredag 2/0 206 09.00-3.00 Allmän information (TCOMK, Ask for an english version of this exam if needed) Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2009-08-28 Skrivtid 9.00-13.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna
Läs merLaborationshandledning
Laborationshandledning Utbildning: ED Ämne: TNGE11 Digitalteknik Laborationens nummer och titel: Nr 5 Del A: Schmittrigger Del B: Analys av sekvensnät Laborant: E-mail: Medlaboranters namn: Handledarens
Läs merLaborationshandledning
Laborationshandledning Utbildning: ED Ämne: TNE094 Digitalteknik och konstruktion Laborationens nummer och titel: Nr 5 Del A: Schmittrigger Del B: Analys av sekvensnät Laborant: E-mail: Medlaboranters
Läs merDataöverföring på Parallell- och serieform MOP 11/12 1
Dataöverföring på Parallell- och serieform MOP 11/12 1 Parallell dataöverföring I digitala system finns ofta behovet att flytta ett eller flera dataord från ett ställe (sändare) till ett annat ställe (mottagare).
Läs merTentamen med lösningar i IE1204/5 Digital Design Måndag 27/
Tentamen med lösningar i IE04/5 Digital Design Måndag 7/0 04 9.00-3.00 Allmän information Examinator: Ingo Sander. Ansvarig lärare: Elena Dubrova /William Sandvist, tel 08-7904487 Tentamensuppgifterna
Läs merTentamen i IE1204/5 Digital Design måndagen den 15/
Tentamen i IE1204/5 Digital Design måndagen den 15/10 2012 9.00-13.00 Allmän information Examinator: Ingo Sander. Ansvarig lärare: William Sandqvist, tel 08-790 4487 (Kista IE1204), Tentamensuppgifterna
Läs merDesign av mindre digitala system. Föreläsning Digitalteknik, TSEA52 Mattias Krysander Institutionen för systemteknik
Design av mindre digitala system Föreläsning Digitalteknik, TSEA52 Mattias Krysander Institutionen för systemteknik 2 Dagens föreläsning Kursinformation för HT2. Digitaltekniska byggblock Introduktion
Läs merTentamen i Grundläggande ellära och digitalteknik ETA 013 för D
Lars-Erik Cederlöf Per Liljas Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D1 2001-05-28 Tentamen omfattar 40 poäng, 2 poäng för varje uppgift. 20 poäng ger godkänd tentamen. Tillåtet
Läs merTentamen IE Digital Design Måndag 23/
Tentamen IE104-5 Digital Design Måndag 3/10 017 14.00-18.00 Allmän information ( TCOMK, Ask for an english version of this exam if needed ) Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist
Läs merTentamen i Grundläggande ellära och digitalteknik ETA 013 för D
Lars-Erik ederlöf Per Liljas Tentamen i Grundläggande ellära och digitalteknik ET 03 för D 200-08-20 Tentamen omfattar 40 poäng, 2 poäng för varje uppgift. 20 poäng ger godkänd tentamen. Tillåtet hjälpmedel
Läs merTentamen i Digitalteknik, EIT020
Elektro- och informationsteknik Tentamen i Digitalteknik, EIT020 4 april 2013, kl 14-19 Skriv namn och årskurs på alla papper. Börja en ny lösning på ett nytt papper. Använd bara en sida av pappret. Lösningarna
Läs merD2 och E3. EDA321 Digitalteknik-syntes. Fredag den 13 januari 2012, fm i M-salarna
EDA321 Digitalteknik-syntes D2 och E3 GU DIT795 Tentamen (EDA321-0205) Fredag den 13 januari 2012, fm i M-salarna Examinator Arne Linde, tel. 772 1683 Tillåtna hjälpmedel Inga hjälpmedel tillåtna. Detta
Läs merLABORATIONSINSTRUKTION
Högskolan Dalarna Institutionen för Elektroteknik LABORATION LABORATIONSINSTRUKTION LOG/iC, PLD, kombinatorik, sekvensnät KURS Digitalteknik LAB NR 6 INNEHÅLL. Inledning 2. Prioritetskodare 3. Elektronisk
Läs merTentamen i Grundläggande ellära och digitalteknik ETA 013 för D
Lars-Erik Cederlöf Tentamen i Grundläggande ellära och digitalteknik ET 3 för D 999-3-5 Tentamen omfattar 4 poäng, 2 poäng för varje uppgift. 2 poäng ger godkänd tentamen. Tillåtet hjälpmedel är räknedosa.
Läs merLösningförslag till Exempel på tentamensfrågor Digitalteknik I.
Lösningförslag till Exempel på tentamensfrågor Digitalteknik I.. Uttryckt i decimal form: A=28+32+8 + 2 =70 B=59 C=7 A+B+C=246 2. Jag låter A' betyda "icke A" A'B'C'D'+ABC'D'+A'BCD'+AB'CD'=D'(A'(B'C'+BC)+A(BC'+B'C))=
Läs merAtt läsa en manual. Exempel Timern ECT_16B8C. Läs den allmänna beskrivningen (Overview) Vi ser att grundfunktionen är en räknare med prescaler
Att läsa en manual Exempel Timern ECT_16B8C Läs den allmänna beskrivningen (Overview) Vi ser att grundfunktionen är en räknare med prescaler 1 Läs om speciella egenskaper (Features) I övrigt har vi Input
Läs merTentamen med lösningar i IE Digital Design Fredag 21/
Tentamen med lösningar i IE04-5 Digital Design Fredag /0 06 09.00-3.00 Allmän information (TCOMK, Ask for an english version of this exam if needed) Examinator: Ingo Sander. Ansvarig lärare: Kista, William
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2010-06-01 Skrivtid 9.00-14.00 (5 timmar) Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Per Lindgren Tel 070 376
Läs merDigital Design IE1204
Digital Design IE204 F9 Tillståndsautomater del william@kth.se IE204 Digital Design F F3 F2 F4 Ö Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK LAB Kombinatoriska kretsar F7
Läs merAngående buffer. clk clear >=1 =9?
10.VHDL3 Repetition buffer, record, loop kombinaoriska processer Varning latchar, hasard CPU-embryo VHDL-kod för mikromaskin med hämtfas Minnen i FGPA Distributed RAM (LUT) Block-RAM 1 Angående buffer
Läs merDIGITAL ELEKTRONIK. Laboration DE3 VHDL 1. Namn... Personnummer... Epost-adress... Datum för inlämning...
UMEÅ UNIVERSITET Tillämpad fysik och elektronik 2014 John Berge et al. DIGITAL ELEKTRONIK Laboration DE3 VHDL 1 Namn... Personnummer... Epost-adress... Datum för inlämning... Introduktion Syftet med denna
Läs merLABORATION DATORKONSTRUKTION TSEA83 UART. Namn och personnummer. Version: 1.0 2013 (OS)
LABORATION DATORKONSTRUKTION TSEA83 UART Version: 1.0 2013 (OS) Namn och personnummer Godkänd 1 blank sida 2 Innehåll 1 Inledning 5 1.1 Syfte................................. 5 1.2 Förberedelser............................
Läs merLaboration D184. ELEKTRONIK Digitalteknik. Sekvensnät beskrivna med VHDL och realiserade med PLD
UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Lars Wållberg/Dan Weinehall/ Håkan Joëlson 2010-05-06 v 1.7 ELEKTRONIK Digitalteknik Laboration D184 Sekvensnät beskrivna med VHDL och realiserade
Läs merOmtentamen med lösningar i IE1204/5 Digital Design Fredag 10/
Omtentamen med lösningar i IE24/5 Digital Design Fredag /4 25 8.-2. Allmän information Examinator: Ingo Sander. Ansvarig lärare: William Sandvist, tel 8-794487 / Fredrik Jonsson Tentamensuppgifterna behöver
Läs merDigital Design IE1204
Digital Design IE204 F2 Asynkrona sekvensnät del william@kth.se IE204 Digital Design F F3 F2 F4 Ö Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK LAB Kombinatoriska kretsar F7
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2009-06-04 Skrivtid 9.00-13.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna
Läs merDigitalteknik TSIU05 Laborationer
Lab0 Introduktion Lab1 Kombinatorik Lab2 Sekvensnät Lab3 System Digitalteknik TSIU05 Laborationer Michael Josefsson 11 oktober 2018 Läs alltid igenom hela laborationen så du vet vad du skall göra på laborationspasset.
Läs merDigital Design IE1204
Digital Design IE204 F2 Asynkrona sekvensnät del william@kth.se IE204 Digital Design F F3 F2 F4 Ö Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK LAB Kombinatoriska kretsar F7
Läs merTentamen med lösningar för IE1204/5 Digital Design Torsdag 15/
Tentamen med lösningar för IE4/5 Digital Design Torsdag 5/ 5 9.-. Allmän information Eaminator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist, tel 8-79 44 87. KTH Valhallavägen, Fredrik Jonsson,
Läs merMANUALBLAD MODULER TILL DIGITALMASKINEN
MANUALBLAD MODULER TILL DIGITALMASKINEN Inst för Datorteknik 2006. v2.02, 061014 1 DIGITALMASKINEN... 3 MANÖVERPANELEN... 5 2-INGÅNGARS AND... 6 2-INGÅNGARS NAND... 7 3-INGÅNGARS NAND... 8 4-INGÅNGARS
Läs merRepetition TSIU05 Digitalteknik Di/EL. Michael Josefsson
Repetition TSIU05 Digitalteknik Di/EL Michael Josefsson Här kommer några frågeställningar och uppgifter du kan använda för att använda som egenkontroll på om du förstått huvudinnehållet i respektive föreläsning.
Läs merTentamen i Digitalteknik, TSEA22
Försättsblad till skriftlig tentamen vid Linköpings universitet, Datorteknik, IY 1(4) Tentamen i Digitalteknik, TEA22 Datum för tentamen 120529 al T1, T2, KÅRA Tid 14.00-18.00 Kurskod Provkod Kursnamn/benämning
Läs merTentamen i Digital Design
Kungliga Tekniska Högskolan Tentamen i Digital Design Kursnummer : Kursansvarig: 2B56 :e fo ingenjör Lars Hellberg tel 79 7795 Datum: 27-5-25 Tid: Kl 4. - 9. Tentamen rättad 27-6-5 Klagotiden utgår: 27-6-29
Läs merTentamen med lösningar IE Digital Design Måndag 23/
Tentamen med lösningar IE04-5 Digital Design Måndag 3/0 07 4.00-8.00 Allmän information ( TCOMK, Ask for an english version of this exam if needed ) Examinator: Ingo Sander. Ansvarig lärare: Kista, William
Läs merGrundläggande digitalteknik
Grundläggande digitalteknik Jan Carlsson Inledning I den verkliga världen vet vi att vi kan få vilka värden som helst när vi mäter på något. En varm sommardag visar termometern kanske 6, 7 C. Men när det
Läs merLäsminne Read Only Memory ROM
Läsminne Read Only Memory ROM Ett läsminne har addressingångar och datautgångar Med m addresslinjer kan man accessa 2 m olika minnesadresser På varje address finns det ett dataord på n bitar Oftast har
Läs merD0013E Introduktion till Digitalteknik
D0013E Introduktion till Digitalteknik Slides : Per Lindgren EISLAB per.lindgren@ltu.se Ursprungliga slides : Ingo Sander KTH/ICT/ES ingo@kth.se Vem är Per Lindgren? Professor Inbyggda System Från Älvsbyn
Läs merOmtentamen med lösningar IE Digital Design Måndag 14/
Omtentamen med lösningar IE204-5 Digital Design Måndag 4/3 26 4.-8. Allmän information ( TCOMK, Ask for an english version of this exam if needed Examinator: Ingo Sander. Ansvarig lärare: Kista, William
Läs merAdressrum, programmerarens bild
EDA 480 2009/2010 MC68HC12, Uppbyggnad.pdf Ur innehållet: Datorns byggblock Busskommunikation Synkron buss Asynkron buss Multiplex-buss avkodning för minne och I/O Minnesavbildad I/O Direktadresserad I/O
Läs merDigital- och datorteknik
Digital- och datorteknik Föreläsning #13 Biträdande professor Jan Jonsson Institutionen för data- och informationsteknik Chalmers tekniska högskola Vad kännetecknar en tillståndsmaskin? En synkron tillståndsmaskin
Läs mer