LOG/iC2. Introduction

Transkript

1 LOG/iC2 Introduction L * L * L * L * L * L * L * /PLS

2 LOG/iC Main Menu The symbols on the main menu from left to right: : Creating new designs : Opening existing designs : Starting optimization phase : Starting output generation phase : Starting LOG/iC hierarchy editor : Starting LOG/iC PLD data base : Functional simulation : Pre-layout simulation : Timing simulation : Editing Verilog stimulus file : Opening LOG file of LOG/iC simulator : Generating/changing design options : Deleting design options : Help

3

4 TEMPLATE.DCB (Hjälpfil med alla programsyntax) design-name, version/date/revision designer's name company design function : Please remove unused keywords and comments (WA4496) *INTERFACE IN: name,...; input signals OUT: name,...; output signals and feedbacks INOUT: name,...; bidirectional signals *LOCAL COLLAPSE: name,...; remove listed signals (default) KEEP : name,...; keep listed signals *LEVEL LOW = name,...; *BOOLEAN-EQUATIONS equations incl. special functions.clk.rs.ps.e.oe.xra.xrb y-name = equation ; y-name.sfc = equation ; *FUNCTION-TABLE $DEFAULT: X x-name = value,... : Y y-name = value,... ; $HEADER : X x-name,... : Y y-name,... ; X constant condition,... : Y constant equation,... ; X $REST : Y constant equation,... ; *FLOW-TABLE Mealy flow table $DEFAULT: X x-name = value,... : Y y-name = value,... ; $HEADER : X x-name,... : Y y-name,... ; S constant: X constant condition,... : Y constant condition,... : F constant; X $REST : Y constant condition,... : F constant; S [1..3] :X 001 : Y 00- : F2; S [8,11] :X $REST : Y 1-1 : F[1..2]; Moore flow table $DEFAULT: X x-name = value,... : Z y-name = value,... ; $HEADER : X x-name,... : Y y-name,... ; S constant: Z constant,... ; X constant condition,... : F constant; X $REST : F constant; S 1 : Z 11 ; X 0- : F 1; X $REST : F 2;

5 state encoding $HEADER : Q y-name,... ; S constant: Q constant $BINARY $GRAY $NUMBER $Z-VALUES $1-HOT,...; $HEADER : Q qq[1..2] ; S [1..4] : Q $BINARY ; *SUBCIRCUITS instance-name = subcircuit-name ( form-name = act-name,... ); *MACROS instance-name = macro-name ( form-name = act-name,... ) { property-list } ; *SPECIAL-FUNCTIONS y-name.fbk = COMB PIN REG ; y-name.inv = NO YES ; y-name.reg = NONE DFL TFL LATCH RS JK ; TEMPLATE.DDV (Hjälpfil med alla programsyntax) design-name, version/date/revision designer's name company Please remove unused keywords and comments (AS4660) *COMMENT You may find additional infomation about the keywords used in this file in the LOG/iC2 HELP files. Please refer to: - "SYNTAX REFERENCE" - "Structure of the device description file.ddv" Please note, that the compiler directives "@PART" and "@DEVICE" are not available in LOG/iC2 EVAL. By the way. You may change any text into comment, by adding "" in front of the respective text. The "" is valid for one single line only *PLD TYPE = devicename ; TYPE = GAL22V10; *PINS name of I/O-signal = pin-number,...; reset = 2, data[0..7] = [3..5, 8..12]; *FUSES $fuse-number = BLOWN INTACT ;

6 KOMBEX.DCB Kodomvandlare Funktion: Kombinatorisk krets som omvandlar NBCD-kod till Excess-3-kod. Kretsen realiseras i en PALCE22V10. *INTERFACE IN: A[1..4]; Deklaration av insignaler OUT: U[1..4]; Deklaration av utsignaler *FUNCTION-TABLE $HEADER : X A[1..4]: Y U[1..4]; Rubrikrad för funktionstabellen X 0000 : Y 0011; X 0001 : Y 0100; X 0010 : Y 0101; X 0011 : Y 0110; X 0100 : Y 0111; X 0101 : Y 1000; X 0110 : Y 1001; X 0111 : Y 1010; X 1000 : Y 1011; X 1001 : Y 1100; X $REST : Y ----; KOMBEX.DDV Kodomvandlare Funktion: Kombinatorisk krets som omvandlar NBCD-kod till Excess-3-kod. Kretsen realiseras i en PALCE22V10. *PLD TYPE = PALCE22V10; *PINS A[1..4] = [2..5]; U[1..4] = [19..16];

7 Utskrift från filen KOMBEX.l2o Design: kombex Kodomvandlare PLD OPTIMIZATION REPORT (FACT) CPU TIME QUOTA PER FUNCTION: 10 SEC FUNCTION INV P-TERMS LITERALS CPU-TIME FLAGS ALL DIFF U1 NO < 1 /U1 YES < 1 U2 NO < 1 /U2 YES < 1 U3 NO < 1 /U3 YES FACT MINIMIZATION: 1 SEC Design: kombex Kodomvandlare **************************************************** *** BOOLEAN EQUATIONS *** **************************************************** /U1 = /A1 & /A2 + /A1 & /A3 & /A4 ; U2 = A2 & /A3 & /A4 + /A2 & A3 + /A2 & A4 ; U3 = A3 & A4 + /A3 & /A4 ; U4 = /A4 ; LOG/iC2 - (C)PLD OPTIMIZER CPU TIME USED: 1 SEC

8 SEKVMOO.DCB Sekvensnät av Mooretyp Funktion: Exempel på syntax för sekvensnät. Nätet realiseras i en PALCE22V10 *INTERFACE IN: SCLK, A,B,RES; Deklaration av insignaler, SCLK = klocksignal OUT: Q1, UT; Deklaration av utsignaler *BOOLEAN-EQUATIONS Q1.CLK = SCLK; UT.CLK = SCLK; Q1.RS = RES; UT.RS = RES; Gemensam klocksignal till alla registerutgångar Asynkron reset av registerutgångar *FLOW-TABLE $HEADER : X [A,B] : Z [Q1,UT]; Deklaration av signaler (A,B) som styr övergångar mellan tillstånd och utsignaler (Q1,UT) av MOORE-typ (obs Z). [ ]-paranteserna innebär att signalernas värden kan skrivas som ett bitfält (utan kommatecken). S1: Z 00; Definierar utsignalerna i tillståndet S1 X 00 : F1; Definierar villkoren för övergångar till X 01 : F3; nästa tillstånd x 1- : F2; S2: Z 01; X 00 : F3; X 01 : F2; x 1- : F4; S3: Z 11; X 00 : F1; X 01 : F3; x 1- : F2; S4: Z 10; X 00 : F3; X 01 : F2; x 1- : F4; $HEADER : Q [Q1,UT]; Deklaration av variabler som ingår i tillståndskodningen. I detta fall (MOORE) används utsignalerna för kodningen S [1..4] : Q $Z-VALUES; Definierar värden för tillstånden SEKVMOO.DDV Sekvensnät av Mooretyp Funktion: Exempel på syntax för sekvensnät. Nätet realiseras i en PALCE22V10 *PLD TYPE = PALCE22V10; *PINS SCLK=1, RES=2, A=3, B=4, Q1=14, UT=15;

9 Utskrift från filen SEKMOO.l2o Design: sekvmoo Sekvensnät av Mooretyp PLD OPTIMIZATION REPORT (FACT) CPU TIME QUOTA PER FUNCTION: 10 SEC FUNCTION INV P-TERMS LITERALS CPU-TIME FLAGS ALL DIFF Q1.D NO < 1 /Q1.D YES < 1 UT.D NO < 1 /UT.D YES < 1 FACT MINIMIZATION: 0 SEC - **************************************************** *** BOOLEAN EQUATIONS *** **************************************************** Q1.D := Q1 & /UT & A + /Q1 & UT & A + Q1 & UT & /A & B + /Q1 & /UT & /A & B + Q1 & /UT & /B + /Q1 & UT & /B ; Q1.RS = RES ; Q1.CLK = SCLK ; /UT.D := Q1 & /UT & A + /Q1 & UT & A + Q1 & UT & /A & /B + /Q1 & /UT & /A & /B ; UT.RS = RES ; UT.CLK = SCLK ; LOG/iC2 - (C)PLD OPTIMIZER CPU TIME USED: 1 SEC

10 SEKMEA.DCB Sekvensnät av Mealytyp Funktion: Exempel på syntax för sekvensnät. Nätet realiseras i en PALCE22V10 *INTERFACE IN: SCLK, A,B, RES; Deklaration av insignaler, SCLK = klocksignal OUT: Q1, UT; Deklaration av utsignaler *BOOLEAN-EQUATIONS Q1.CLK = SCLK; UT.CLK = SCLK; Q1.RS = RES; UT.RS = RES; Gemensam klocksignal till alla registerutgångar Asynkron reset av registerutgångar *FLOW-TABLE $HEADER : X [A,B] : Y UT; Deklaration av signaler (A,B) som styr övergångar mellan tillstånd och utsignal (Y) av MEALY-typ. [ ]-paranteserna innebär att signalernas värden kan skrivas som ett bitfält (utan kommatecken). S1: X 00 : Y 0 : F1; Definierar utsignalerna i tillståndet S1 och villkoren X 01 : Y 1 : F1; för övergångar tillnästa tillstånd X 1- : Y 1 : F2; S2: X 00 : Y 1 : F1; X 01 : Y 1 : F2; X 1- : Y 0 : F2; $HEADER : Q Q1; Deklaration av variabler som ingår i tillståndskodningen. S [1..2] : Q $BINARY; Definierar värden för tillstånden SEKMEA.DDV Sekvensnät av Mealytyp Funktion: Exempel på syntax för sekvensnät. Nätet realiseras i en PALCE22V10 *PLD TYPE = PALCE22V10; *PINS SCLK=1, RES=2, A=3, B=4, Q1=14, UT=15;

11 Utskrift från filen SEKMEA.l2o Design: sekvmea Sekvensnät av Mealytyp PLD OPTIMIZATION REPORT (FACT) CPU TIME QUOTA PER FUNCTION: 10 SEC FUNCTION INV P-TERMS LITERALS CPU-TIME FLAGS ALL DIFF Q1.D NO < 1 /Q1.D YES < 1 UT.D NO < 1 /UT.D YES < 1 FACT MINIMIZATION: 1 SEC - **************************************************** *** BOOLEAN EQUATIONS *** **************************************************** Q1.D := Q1 & /UT & A + /Q1 & UT & A + Q1 & UT & /A & B + /Q1 & /UT & /A & B + Q1 & /UT & /B + /Q1 & UT & /B ; Q1.RS = RES ; Q1.CLK = SCLK ; /UT.D := Q1 & /UT & A + /Q1 & UT & A + Q1 & UT & /A & /B + /Q1 & /UT & /A & /B ; UT.RS = RES ; UT.CL = SCLK ; LOG/iC2 - (C)PLD OPTIMIZER CPU TIME USED: 1 SEC

12 PALCE22V10 ********************** *** PINOUT (DIL) *** ********************** SCLK A B en SEKMEA.PP2 (JEDEC-fil med programmeringsdata) $DEVICE PALCE22V10 ; $PIN 1 = SCLK ; 2 = RES ; 3 = A ; 4 = B ; 14 = Q1 ; 15 = UT ; $END * D0000* G0* QP024* QF05828* F0* L * L * L * L * L * L * L * L * C2496* 0000