Tentamen i Digitalteknik, EIT020

Relevanta dokument
Tentamen i Digitalteknik, EIT020

Tentamen i Digitalteknik, EIT020

Tentamen i Digitalteknik, EIT020

Tentamen i Digitalteknik, EIT020

Tentamen i Digitalteknik, EIT020

Tentamen i Digitalteknik, EITF65

Tentamen i Digitalteknik, EIT020

Laboration i digitalteknik Datablad

Laboration i digitalteknik Datablad

- Digitala ingångar och framförallt utgångar o elektrisk modell

Tenta i Digitalteknik

Kombinationskretsar. Föreläsning 4 Digitalteknik Mattias Krysander Institutionen för systemteknik

Tenta i Digitalteknik

Installation Instructions

Styrteknik: Grundläggande logiska funktioner D2:1

Tentamen i IE1204/5 Digital Design måndagen den 15/

Tentamen. TSEA22 Digitalteknik 5 juni, 2015, kl

Lösningsförslag till tentamen i Digitalteknik, TSEA22

Försättsblad till skriftlig tentamen vid Linköpings universitet

Diskreta Linjära System och Skiftregister

LUNDS TEKNISKA HÖGSKOLA Institutionen för Elektro- och Informationsteknik

Tenta i Digitalteknik

Tenta i Digitalteknik

F5 Introduktion till digitalteknik

IE1205 Digital Design: F10: Synkrona tillståndsautomater del 2

Tenta i Digitalteknik

Tentamen i Digitalteknik TSEA22

DIGITALTEKNIK I. Laboration DE2. Sekvensnät och sekvenskretsar

LOG/iC2. Introduction

Försättsblad till skriftlig tentamen vid Linköpings Universitet

Tentamen i IE1204/5 Digital Design onsdagen den 5/

Laboration D181. ELEKTRONIK Digitalteknik. Kombinatoriska kretsar, HCMOS v 2.1

SMD033 Digitalteknik. Digitalteknik F1 bild 1

Sekvensnät. William Sandqvist

Safe Logic Compact. Konfigurering av Rexroth säkerhets PLC. Snabbguide Svenska

Undersökning av logiknivåer (V I

IE1205 Digital Design: F9: Synkrona tillståndsautomater

Tentamen i IE1204/5 Digital Design onsdagen den 5/

Sekvensnät vippor, register och bussar

Tentamen i Digitala system - EITA15 15hp varav denna tentamen 4,5hp

Tenta i Digitalteknik

F5 Introduktion till digitalteknik

Tenta i Digitalteknik

Tentamen med lösningar för IE1204/5 Digital Design Torsdag 15/

RADIATION TEST REPORT. GAMMA: 30.45k, 59.05k, 118.8k/TM1019 Condition D

IE1204/IE1205 Digital Design

SEKVENSKRETSAR. Innehåll

Sekvensnät Som Du kommer ihåg

Laboration D151. Kombinatoriska kretsar, HCMOS. Namn: Datum: Epostadr: Kurs:

Minnet. Minne. Minns Man Minnet? Aktivera Kursens mål: LV3 Fo7. RAM-minnen: ROM PROM FLASH RWM. Primärminnen Sekundärminne Blockminne. Ext 15.

Tentamen IE1204 Digital Design Måndag 15/

Lösningförslag till Exempel på tentamensfrågor Digitalteknik I.

Digital- och datorteknik

Tentamen i IE Digital Design Fredag 21/

Tentamen IE Digital Design Måndag 23/

CanCom Bluetooth BLUETOOTH V5.6. Specifikation Specification LED. transceiver

Styrteknik 4.5/7.5 hp distans: Tidskretsar, räknare

DIGITALTEKNIK I. Laboration DE1. Kombinatoriska nät och kretsar

PFC and EMI filtering

Introduktion till syntesverktyget Altera Max+PlusII

Viktig information för transmittrar med option /A1 Gold-Plated Diaphragm

Företagsnamn: Grundfos Skapad av: Magnus Johansson Tel: +46(0) Datum:

Installation Instructions

Styrteknik : Programmering med IEC Styrteknik

D2 och E3. EDA321 Digitalteknik-syntes. Fredag den 13 januari 2012, fm i M-salarna

Tentamen i Digital Design

Digitalteknik: CoolRunner-II CPLD Starter Kit Med kommentarer för kursen ht 2012

350W ATX12V 2.2 Power Supply for HP and Compaq PC

FÖRELÄSNING 8 INTRODUKTION TILL DESIGN AV DIGITALA ELEKTRONIKSYSTEM

Omtentamen IE Digital Design Måndag 14/

Digital- och datorteknik

Lista på registeruppsättningen i PIC16F877A Datablad TTL-kretsar 74-serien

Tentamen EDAA05 Datorer i system

TSEA22 Digitalteknik 2019!

Digitalteknik: CoolRunner-II CPLD Starter Kit

Digital Design IE1204

Omtentamen med lösningar i IE1204/5 Digital Design Fredag 10/

Tentamen i TTIT07 Diskreta Strukturer

IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare

Lunds Universitet LTH Ingenjörshögskolan IDa1, IEa1 Helsingborg. Laboration nr 4 i digitala system ht-15. Ett sekvensnät. grupp. namn.

Bruksanvisning. Multimeter KEWTECH KT115

Digitalteknik syntes Arne Linde 2012

Låskretsar och Vippor

Digitalteknik EIT020. Lecture 15: Design av digitala kretsar

IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare

Quine McCluskys algoritm

Experiment med schmittrigger

Grundläggande Datorteknik Digital- och datorteknik

Exempel Skriftlig Tentamen IE1204 Digital Design Hösten 2018

1. Compute the following matrix: (2 p) 2. Compute the determinant of the following matrix: (2 p)

Elektronik grundkurs Laboration 6: Logikkretsar

Laborationshandledning

TSEA22 Digitalteknik 2019!

Fig. 2: Inkoppling av lindningarna / Winding wiring diagram

Tentamen med lösningar i IE Digital Design Fredag 21/

Konstruktionsmetodik för sekvenskretsar

1. Förpackningsmaskin / Packaging machine

Repetition TSIU05 Digitalteknik Di/EL. Michael Josefsson

Kurskod: TAIU06 MATEMATISK STATISTIK Provkod: TENA 15 August 2016, 8:00-12:00. English Version

Tentamen med lösningar i IE1204/5 Digital Design Måndag 27/

Transkript:

Elektro- och informationsteknik Tentamen i Digitalteknik, EIT020 16 december 2011, kl 8-13 Skriv namn och årskurs på alla papper. Börja en ny lösning på ett nytt papper. Använd bara en sida av pappret. Lösningarna skall tydligt visa tillvägagångssättet. Minimering av funktioner ses som en naturlig del av lösningen. Om inget annat anges skall kopplingar för realiseringar ritas. Hjälpmedel: kursboken och föreläsningsbilder. Lycka till!

Uppgift 1 Betrakta följande Booleska funktion f 1 (1) = {1, 2, 3, 7} f 1 () = {5} (a) (b) (c) (d) (e) Skriv på disjunktiv normalform (DNF), Skriv på minimal disjunktiv form (MDF), Skriv på minimal konjunktiv form (MCF), Välj en av ovanstående funktionsuttryck och skriv om med hjälp av ring-summe expansion (RSE), dvs med ringoperationerna addition och multiplikation. Realisera funktionen med en NAND ROM krets. Förklara hur utsignalen ges för insignalen x 0 x 1 x 2 = 010. (2+2+2+2+2=10p) 2

Förutsättningar för uppgift 2 och 3. Lunds stad höll på att glömma klä julgranarna i år. För att snabba på det har de bett dig om hjälp. Förutsättningen är att alla julgranarna skall kläs på samma sätt: granarna skall ha pyntet i tre nivåer där det överst är en dekoration, mellannivån har tre och undre nivån har fem dekorationer. På var nivå skall granarna ha stjärnor ytterst, och däremellan varannan ljus och varannan stjärna, se figur A.1 M2 M1 UPP RESET VÄLJ Figur A.1: Julgransdekarationer. Du drar dig till minnes att under din tid på LTH löste du ett liknande problem. Det borde finnas kvar några maskiner på vinden. Efter en del letande hittar två lämpliga maskiner, M1 och M2 i figur A.1. Maskinen M1 bestämmer om nästa dekoration skall vara ett ljus eller en stjärna, medan M2 (en modifierad kanon) skjuter upp den i granen. Maskinen M1 har en insignal, VÄLJ. Om den är 1 väljs en stjärna, medan om den är 0 väljs ett ljus. Maskinen M2 skjuter dekorationer upp i granen med start nere i vänstra hörnet, och sedan radvis upp till toppen. Maskinen har två insignaler, UPP och RESET. För varje ny dekoration som skjuts upp (dvs vid varje klockpuls) siktar maskinen ett steg till höger. Men om UPP = 1 går den till nästa rad med start längst till vänster. Den andra insignaler till M2 är RESET. Om den är 1 börjar maskinen om längst ner till vänster så att en ny gran kan kläs. Problemet är att du inte kan hitta den krets som ger styrsignalerna till M1 och M2, men det kommer att lösas i uppgift 2 och 3. 3

Uppgift 2 (a) (b) (c) Bestäm den insekvens som skall ges till M1 för att dekorationerna skall komma i rätt ordning. Bestäm ett minimalt LFSR som genererar sekvensen en gång. Bestäm ett minimalt LFSR som genererar sekvensen periodiskt upprepad. Uppgift 3 (10p) Konstruera en krets som ger ut styrsignalerna till M2, dvs UPP och RESET, så att flera träd kan dekoreras efter varandra. Kretsen skall alltså ge en RESET, efter fyra klockpulser en UPP, efter två klockpulser en UPP, följt av en RESET. Sekvensen skall upprepas cykliskt. Till ditt förfogande har du en räknare, 74FCT163, enligt datablad längst bak i tentahäftet, samt valfria grindar och D-vippor. (Ledning: Använd räknaren för att veta på vilken dekoration siktet är inställt.) (10p) 4

Uppgift 4 Ett privat parkeringsgarage har en port för in- och utfart där en passagebom skall placeras, se figur 4.1. Porten har bara plats för en bil på bredden så därför skall bommen kompletteras med ljussignaler. För att köra in eller ut ur garaget skall ett kort dras i kortläsaren på respektive sida om bommen. Figur 4.1: In- och utfart till en parkeringsplats. När en bil skall köra in i garaget dras kortet i kortläsaren på utsidan av bommen. Om kortet är godkänt blir signalen R in = 1 under en klockcykel. Det gör att bommen går upp, Bom = 1, och att den röda lampan på insidan tänds, L ut = 1. På motsvarande sätt, när en bil skall köra ut ur garaget dras kortet i kortläsaren på insidan. Om kortet är godkänt blir R ut = 1 under en klockcykel, vilket gör att bommen skall gå upp, Bom = 1, och lampan på utsidan tändas, L in = 1. För att avgöra när en bil har passerat bommen finns en optisk givare, G, i höjd med bommen. Om det finns en bil mitt för bommen är G = 1. Bommen skall vara uppe och ljussignalen tänd tills bilen har passerat. Kortläsaren ger bara utsignalen 1 om lamporna inte är tända (det förhindrar att maskinen får dubbla budskap). De signaler som finns vid porten är alltså: R in, R ut : Utsignal från kortläsaren vid infart respektive utfart; 1 under en klockcykel då giltigt kort avlästs. Annars 0. L in, L ut : Röd ljussignal för infart respektive utfart; 1 tänd lampa och 0 släckt. G: Optisk givare vid bommen. Om en bil är mitt för bommen är G = 1, annars G = 0. Bom: Insignal till bommen. Om Bom = 1 fälls bommen upp och om Bom = 0 fälls den ner. Konstruera kretsen som tar in signalerna från kortläsarna och den optiska givaren för att styra ljussignalerna och bommen. (Ledning: Det kan hjälpa att dela upp problemet i delar.) (10p) 5

Uppgift 5 Låt M vara en ändlig tillståndsmaskin med n tillstånd. Låt insignalen vara I = {0, 1}. (a) Bevisa att utsignalen vid någon tidspunkt kommer att bli periodisk om insignalen är [1]. (b) För en insignal [1], hur lång kan utsignalen vara innan den går in i ett periodiskt förlopp? Konstruera en graf för en sådan ändlig tillståndsmaskin med n = 7. (c) Vad är den maximala längden på en period? Konstruera en graf för en sådan ändlig tillståndsmaskin med n = 7. (d) Ett LFSR kan ses som en ändlig tillståndsmaskin. Med sex D-element och återkopplingspolynomet C(D) = D 6 D 5 1 ges en periodlängd på T = 2 6 1 tillstånd. Modifiera återkopplingen så att cykeln innehåller alla tillstånd, dvs även nolltillståndet måste inkluderas i cykeln. (Svaren skall tydligt motiveras.) (2+2+1+5=10p) 6

IDT54/74FCT163T/AT/CT FAST CMOS SYNCHRONOUS PRESETTABLE BINARY COUNTER MILITARY AND INDUSTRIAL TEMPERATURE RANGES FEATURES: Std., A and C speed grades Low input and output 1µ A (max.) CMOS power levels True TTL input and output compatibility VOH = 3.3V (typ.) VOL = 0.3V (typ.) High drive outputs (-15mA IOH, 48mA IOL) Meets or exceeds JEDEC standard 18 specifications Military product compliant to MIL-STD-883, Class B and DESC listed (dual marked) Power off disable outputs permit live insertion Available in the following packages: Industrial: SOIC, QSOP Military: CERDIP, LCC, CERPACK FUNCTIONAL BLOCK DIAGRAM FAST CMOS IDT54/74FCT163T/AT/CT SYNCHRONOUS PRESETTABLE BINARY COUNTER DESCRIPTION: The FCT163T is a high-speed synchronous modulo-16 binary counter built using an advanced dual metal CMOS technology. They are synchronously presettable for application in programmable dividers and have two types of count enable inputs plus a terminal count output for versatility in forming synchronous multi-stage counters. The FCT163T has Synchronous Reset inputs that override counting and parallel loading and allow the outputs to be simultaneously reset on the rising edge of the clock. PE P 0 P 1 P 2 P 3 CEP CET TC D D CD Q Q Q 0 Q 0 DETAIL A DETAIL A DETAIL A DETAIL A SR Q 0 Q 1 Q 2 Q 3 MILITARY AND INDUSTRIAL TEMPERATURE RANGES 1 c AUGUST 2000 1999 Integrated Device Technology, Inc. DSC-5503/- 7

IDT54/74FCT163T/AT/CT FAST CMOS SYNCHRONOUS PRESETTABLE BINARY COUNTER MILITARY AND INDUSTRIAL TEMPERATURE RANGES PIN CONFIGURATION SR 1 16 VCC INDEX SR NC VCC TC P0 P1 P2 P3 CEP 2 3 4 5 6 7 D16-1 SO16-1 SO16-7 E16-1 15 14 13 12 11 10 TC Q0 Q1 Q2 Q3 CET P0 P1 NC P2 P3 4 5 6 7 8 3 9 2 20 19 1 18 Q0 17 Q1 L20-2 16 NC 15 Q2 14 Q3 10 11 12 13 GND 8 9 PE CEP GND NC PE CET CERDIP/ SOIC/ QSOP/ CERPACK TOP VIEW LCC TOP VIEW ABSOLUTE MAXIMUM RATINGS (1) Symbol Rating Max. Unit VTERM (2) Terminal Voltage with Respect to GND 0.5 to +7 V VTERM (3) Terminal Voltage with Respect to GND 0.5 to VCC+0.5 V TSTG Storage Temperature 65 to +150 C IOUT DC Output Current 60 to +120 ma NOTES: 1. Stresses greater than those listed under ABSOLUTE MAXIMUM RATINGS may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect reliability. No terminal voltage may exceed Vcc by +0.5V unless otherwise noted. 2. Inputs and Vcc terminals only. 3. Outputs and I/O terminals only. CAPACITANCE (TA = +25 O C, f = 1.0MHz) Symbol Parameter (1) Conditions Typ. Max. Unit CIN Input Capacitance VIN = 0V 6 10 pf COUT Output Capacitance VOUT = 0V 8 12 pf NOTE: 1. This parameter is measured at characterization but not tested. 8T-link 8T-link 2 PIN DESCRIPTION Pin Names Description CEP Count Enable Parallel Input CET Count Enable Trickle Input Clock Pulse Input (Active Rising Edge) SR Synchronous Reset Input (Active LOW) P0-3 Parallel Data Inputs PE Parallel Enable Input (Active LOW) Q0-3 Flip-Flop Outputs TC Terminal Count Output FUNCTION TABLE (1) Action on the Rising SR PE CET CEP Clock Edge(s) L X X X Reset (Clear) H L X X Load (Pn Qn) H H H H Count (Increment) H H L X No Change (Hold) H H X L No Change (Hold) NOTE: 1. H = HIGH Voltage Level L = LOW Voltage Level X = Don t Care 8