Konstruktionsmetodik för sekvenskretsar. Föreläsning 7 Digitalteknik Mattias Krysander Institutionen för systemteknik

Transkript

1 Konstruktionsmetodik för sekvenskretsar Föreläsning 7 Digitalteknik Mattias Krysander Institutionen för systemteknik

2 2 Dagens föreläsning Hantering av insignaler Initiering av starttillstånd Inför lab 2 Från problemformulering till tillståndsdiagram Ev. register

3 Hantering av insignaler

4 4 Hantering av insignaler Klocka Insignal brytare Avstudsning Synkronisering Enpulsning

5 Eliminering av kontaktstudsar Nät för eliminering av kontaktstudsar Förlopp vid knapptryckning Kontaktstudsar SR-latch Studsfri utsignal 5

6 6 Brytare i labbet Ej avstudsad Avstudsade Används för insignaler till sekvenskretsar

7 7 Hantering av insignaler Klocka Insignal brytare Avstudsning Synkronisering Enpulsning

8 8 Asynkrona insignaler Teori om synkrona sekvenskretsar gäller ej om insignaler är asynkrona. Asynkrona insignaler Brytare Sensorer Processorer med annan systemklocka

9 9 Problemet med asynkrona insignaler Inställningstid(set-up time): t su Hålltid (hold time): t h Fördröjning (propagation delay from low to high): t pdlh Ingångssignalen får ej ändras under inställningstid + hålltid Utsignal för en D-vippa i metastabilt tillstånd

10 10 Synkronisering av asynkrona insignaler Inför en så kallad synkroniseringsvippa på ingången. Ytterligare åtgärder Två kaskadkopplade synkroniseringsvippor. Bara en asynkron insignal i taget påverkar tillståndsövergångarna. Tillståndsövergångar där endast ett tillstånd ändras. Insignalens pulslängd > 2 klockperioder

11 11 Synkronisera asynkrona insignaler Asynkron insignaler x a kommer från Brytare Sensorer Använd synkroniseringsvippa: x a clk D C Q x Sekvenskrets

12 12 Hantering av insignaler Klocka Insignal brytare Avstudsning Synkronisering Enpulsning

13 Synkronisering + enpulsning av insignal 13

14 Initiering av starttillstånd

15 15 D-vippa med asynkrona ingångar PR D Q CK Q CLR Asynkrona ingångar: Clear (CLR), Preset (PR) aktivt låg CLR = 0 => Q = 0 PR = 0 => Q = 1 Vipporna på labben har CLR men ej PR. PR CLR CK D Q X X X X X Q X Q

16 16 Nollställning ett exempel Autonom 2-bitsräknare ska förses med nollställning Asynkront Synkront

17 17 Asynkron nollställning Nollställning sker med resetna = 0, utan medverkan av klockan.

18 Synkron nollställning 18 Synkron nollställning aktiverad med resetn = 0

19 Synkron nollställning 19 En insignalkombination sätter nästa tillstånd till starttillståndet oberoende av nuvarande tillstånd. Hanteras därmed som vilken insignal som helst

20 Inför lab 2

21 21 Kopplingsregler Synkron funktion Synkron funktion: Insignaler måste synkas Påverkar bara synkrona ingångar Klocka: Kopplas direkt till kretsens alla klockingångar Klocka Asynkron reset: Nollställer alla register/vippor Kopplas till asynkrona ingångar Asynkron reset D Q CK Q CLR Blanda aldrig signaltyperna!

22 Från problemformulering till tillståndsdiagram

23 23 Lejonburen Lampa skall lysa när hägnet är tomt. Fotoceller: x i = 1 fotocellen skymd 0 annars Lampa: u = 0 släkt 1 tänd Vid start är båda lejonen i buren. Lejonen: a) Max ett lejon i porten b) Kan ej vända/backa i porten. c) Är längre än avståndet mellan x 1 och x 2. d) Rör sig långsamt i förhållande till klockfrekvensen.

24 28 Tillståndsdiagram för lejonburen Tillståndsdiagram framtaget på föreläsningen: Alternativt tillståndsdiagram:

25 Register

26 Register (lagringsutrymme) 30 Parallell in parallell ut

27 31 Skiftregister Serie in parallell ut/serie ut högerskift

28 32 Generellt (skift)register Serie in/parallell in serie ut/parallell ut skift höger/skift vänster

29 Generellt register - konstruktion 33

30 34 Register - användningsområden Parallell/seriell omvandling Fördröjning Implementering av stackar

31 35 Parallell/seriell omvandling Load Shift right

32 36 Fördröjning Shift right

33 Stackar (First in last out) 37

34 Digitalteknik Mattias Krysander