Asynkrona sekvensmaskiner
|
|
- Anton Ström
- för 5 år sedan
- Visningar:
Transkript
1 Asynkrona sekvensmaskiner En asynkron sekvensmaskin är en sekvensmaskin utan vippor Asynkrona sekvensmaskiner bygger på återkopplade kombinatoriska grindnätverk Vid analys antar man: Endast EN signal i taget i grindnätet kan förändra sitt värde vid någon tidpunkt
2 Gyllene regeln Endast EN signal åt gången ändras
3 Asynkron tillståndsmaskin Asynkrona tillståndsmaskiner används då det är nödvändigt att bibehålla ett tillstånd, men då det inte finns någon klocka tillgänglig. Alla vippor och latchar är själva asynkrona tillståndsmaskiner De är användbara för att synkronisera händelser i situationer där metastabilitet är/kan vara ett problem
4 SR-latchen med NOR-grindar För att analyserar beteendet av en asynkron krets så antar man ideala grindar och sammanfattar all fördröjning till ett enda block med fördröjningen Δ. R S Ideala grindar (Fördröjning = 0) Fördröjning Y y Q
5 Analys av det asynkrona sekvensnätet Genom att vi har ett fördröjningsblock kan vi betrakta y som nuvarande tillstånd Y som nästa tillstånd R S Y y Q
6 Tillståndsfunktion Därmed kan vi ta fram ett funktionssamband hur nästa tillstånd Y beror på insignalerna S och R samt nuvarande tillstånd y R S Y y Q Y = R + ( S + y)
7 Tillståndstabell BV använder binärkodsordning Från tillståndsfunktion till sanningstabell y S R Y = R + ( S + y) 0 = 0 + (0 + 0) 0 = + (0 + 0) = + ( + 0) 0 = + ( + 0) = 0 + (0 + ) 0 = + (0 + ) = 0 + ( + ) 0 = + ( + ) Present Y = R + ( S + y) Next state state SR = y Y Y Y Y Eller som på övningen med hjälp av Karnaughdiagram
8 ( Övningen SR analys ) + Q = R + S + Q = R ( S + Q) = R ( S + Q) = S R + RQ Nuvarande tillstånd Q Nästa tillstånd Q + Insignaler SR För binär ordning
9 Stabila tillstånd Present Eftersom vi inte har vippor utan bara kombinatoriska kretsar kan en tillståndsändring medföra ytterligare tillståndsändringar Ett tillstånd är stabilt om Y(t) = y(t + Δ) instabil om Y(t) y(t + Δ) Next state state SR = y Y Y Y Y Y = y stabilt
10 Exitationstabell Den asynkrona kodade tillståndstabellen kallas för Excitationstabell De stabila tillstånden (de med next state = present state) ringas in Present Next state state SR = y Y Y Y Y Y = y
11 Terminologi När man arbetar med asynkrona sekvensnät så används det en annan terminologi Den asynkrona okodade tillståndstabellen kallas flödestabell
12 Flödestabell och Tillståndsdiagram (Moore) Present Next state Output state SR = Q A A A B A 0 B B A B A 00 0 SR 0 A 0 B
13 Flödestabell och Tillståndsdiagram (Mealy) Present Next state Output, Q state SR = A A A B A B B A B A 00/0 0/0 /0 A SR/Q 0/?? 0? 0? 0 B 00/ 0/ Don t care ( - ) har valts för utgångsavkodaren. Det spelar ingen roll om utgången ändras före eller efter tillståndsövergången ( = enklare grindnät).
14 Asynkron Moore kompatibel Asynkrona sekvensnät har liknande uppbyggnad som synkrona sekvensnät I stället för vippor har man fördröjningsblock
15 Asynkron Mealy kompatibel Asynkrona sekvensnät har liknande uppbyggnad som synkrona sekvensnät I stället för vippor har man fördröjningsblock
16 Analys av asynkrona kretsar Analysen görs i följande steg: ) Ersätt återkopplingar i kretsen med ett delay-element i. Insignalen till delay-elementet bildar nästa tillstånd (next state) signalen Y i, medan utsignalen y i representerar nuvarande tillstånd (present state). 2) Ta reda på next-state och output uttrycken 3) Ställ upp motsvarande excitationstabell 4) Skapa en flödestabell genom att byta ut kodade tillstånd mot symboliska 5) Rita ett tillståndsdiagram om så behövs
17 Först: D-latchens tillståndsfunktion D C D C Q C = follow / Q latch D-latchens tillståndsfunktion. Funktionssambandet mellan nuvarande tillstånd y och nästa tillstånd Y Y = D C + D C y C Y y Q follow latch
18 Exempel: Master-Slave-vippan Master-slave D-vippan är konstruerad av två asynkrona D-latchar. D Master D Q y m Slave D Q y s Q Tillståndsuttryck: C Clk Q Clk Q Q Y m = D C + y m C Y s = y m C + y s C
19 Exitationstabell Ur uttrycken kan man direkt härleda excitationstabellen (om man nu kan hålla allt i huvudet?) Y Y m s = D C + = y m C + y m y s C C Present Next state state CD = Output y m y s Y m Y s Q
20 eller med K-map till hjälp Y m Y s Y m Y s y m y s C D y m y s C D C D y m y s C y m DC y m C C Y m = D C + y m C Y s = y m C + s yy C s Byt rader och kolumner för att få binärkodsordning som BV
21 Flödestabell Vi definierar fyra tillstånd S, S2, S3, S4 och erhåller då flödestabellen Present Next state Output state CD = Q S S S S S3 0 S2 S S S 2 S4 S3 S4 S4 S S 3 0 S4 S 4 S 4 S2 S 4
22 Flödestabell Kom ihåg: Bara en insignal kan ändras åt gången Därmed kommer vissa övergångar aldrig att kunna inträffa! Present Next state Output state CD = Q S S S S S3 0 S2 S S S 2 S4 S3 S4 S4 S S 3 0 S4 S 4 S 4 S2 S 4
23 Flödestabell omöjliga övergångar Present Next state Output state CD = Q S S S S S3 0 S2 S S S 2 S4 S3 S4 S4 S S 3 0 S4 S 4 S 4 S2 S 4 Tillstånd S3 Enda stabila tillståndet för S3 är när ingångskombinationen är Bara en ingång kan ändras möjliga ändringar är 0, 0 Dessa kombinationer lämnar S3! Ingångskombinationen 00 i S3 är inte möjligt! Ingångskombinationen 00 sätts därför till don t care!
24 Flödestabell omöjliga övergångar Present Next state Output state CD = Q S S S S S3 0 S2 S S 2 S4 S3 S4 S S 3 0 S4 S 4 S 4 S2 S 4 Tillstånd S2 Enda stabila tillståndet för S2 är när ingångskombinationen är 0 Bara en ingång kan ändras möjliga ändringar är 0, 0 00 Dessa kombinationer lämnar S2! Ingångskombinationen 0 i S2 är inte möjligt! Ingångskombinationen 0 sätts därför till don t care!
25 D-vippans tillståndsdiagram Don t care betecknas här med x x 0 x0 CD S 0 S x 0x 0 S2 S x 0 x Don t care kan användas för att förenkla kretsens nästa tillståndsavkodning.
26
27 Syntes av asynkrona kretsar Syntesen genomförs i följande steg: ) Skapa ett tillståndsdiagram enligt funktionsbeskrivningen 2) Skapa en flödestabell och reducera antalet tillstånd om möjligt 3) Tilldela koder till tillstånden och skapa excitationstabellen 4) Ta fram uttryck (överföringsfunktioner) för nästa tillstånd samt utgångar 5) Konstruera en krets som implementerar ovanstående uttryck
28 Exempel: seriell paritetskrets Ingång x Utgång y y = om antalet pulser på ingången x har varit udda. x t Udda paritet y Med andra ord en varannangång krets 0 udda jämn udda
29 Skapa tillståndsdiagram x = 0 A x = B 0 x = x t Udda paritet y x = x = 0 D x = C 0 x = 0 x = 0 x y A/0 B/ C/ D/0 0 A/0
30 Skapa flödestabellen x t Udda paritet y Pres state Next State X=0 Q A A B 0 B C B C C D D A D 0
31 Vad är bra tillståndskod? 00, 0, 0, - binärkod? Pres state Next State X=0 y 2 y Y 2 Y Q Dålig kodning (HD=2!) Antag X = Y 2 Y = därefter X 0 Y 2 Y = 00? 0! 0 0!? 00 Vi når aldrig 00?
32 Vad är bra tillståndskod? 00, 0,, 0 - graykod Antag X = Y 2 Y = 0 därefter X 0 Y 2 Y = Pres state Next State X=0 y 2 y Y 2 Y Q Bra kodning (HD=)
33 Tillståndskodning I asynkrona sekvensnät är det omöjligt att garantera att två tillståndsvariabler ändrar värdet samtidigt Därmed kan en övergång 00 resultera i en övergång 00 0??? en övergång 00 0??? För att säkerställa funktionen MÅSTE alla tillståndsövergångar ha Hamming distansen Hamming distansen är antalet bitar som skiljer sig i två binära tal Hamming distansen mellan 00 och är 2 Hamming distansen mellan 00 och 0 är Richard Hamming
34 Bra tillståndskodning Procedur för att erhålla bra koder: ) Rita transitionsdiagram längs kanterna i hyperkuber (Graykod) som bildas av koderna 2) Ta bort eventuella korsande linjer genom att a) byta plats på två närliggande noder b) utnyttja tillgängliga icke använda koder (utnyttja instabila tillstånd) c) introducera fler dimensioner i hyperkuben
35 Dålig kodning av paritetskretsen Den dåliga tillståndskodningen 00 0 kub Pres state Next State Q 0 A=00 x= B=0 X=0 y 2 y Y 2 Y A B C 0 0 D 00 0 x=0 x=0 x= C=0 D= Dålig kodning Hamming Distance = 2 ( korsande linjer )
36 Bra kodning av paritetskretsen Den bra tillståndskodningen 00 0 kub 0 Pres state Next State X=0 Q A=00 x= B=0 y 2 y Y 2 Y A B 0 0 C 0 D x=0 x=0 x= D=0 C= Bra kodning Hamming Distance = (inga korsande linjer)
37
38 Problem med icke stabila tillstånd Ex. en annan krets: Present Next state Output state r 2 r = g 2 g A 00 A B C 00 B 0 A B C B 0 C 0 A B C C 0 C=0 0? A=00 0 B=0 Dålig kodning Vid övergången från B till C (eller C till B) är Hamming distansen 2 (0 0)! Risk att man fastnar i ett ospecificerat tillstånd (med kod )!
39 Lösning på icke stabila tillstånd Lösning: Införandet av ett övergångstillstånd som säkerställa att man inte hamnar i ett odefinierat läge! 00 C= A=00 0 B=0 Bra kodning Övergångstillstånd Present Next state state r 2 r = 00 0 y 2 y Y 2 Y Output g 2 g A B C Begära eftersändning övergångstillstånd
40 Extra tillstånd fler dimensioner Man kan öka antalet dimensioner för att kunna införa säkra tillståndsövergångar A B A B G D C E D G F C D C A E B F Om det inte på något sätt går att rita om diagrammet till HD= får man lägga till fler tillstånd genom att lägga till extra dimensioner. Man tar då närmsta större hyperkub och drar övergångarna genom tillgängliga icke stabila tillstånd.
41 Extra tillstånd fler dimensioner Det är enklare att rita en platt 3D-kub ( perspektivet då rakt framifrån )
42 Karnaughdiagrammen Pres state Next State X=0 y 2 y Y 2 Y Q y 2 y x Y 2 xy = + y 2 y + y 2 0 xy y y 2 y x Y x y Q= y = 2 + y 2 y + xy De röda inringningarna är för att undvika Hazard (se senare avsnitt)!
43 Färdig krets y 2 y x Y + 2 = xy + y2 y xy2 y 2 0 y Q= y x t Udda paritet Qy y 2 y x x y 2 y Q Y + = x y 2 + y 2 y xy
44 ( enklare med D-vippa ) x t Udda paritet Qy x Vi har gjort en varannangångkrets tidigare i kursen. Då med en D-vippa. Men nu blev det ju mera sport!
45 Vad är Hazard? Hazard är ett begrepp som innebär att det finns en fara för att utgångsvärdet inte är stabilt, utan att det kan blinka till vid vissa ingångskombinationer. Hazard uppkommer om det är olika långt från olika ingångar till en utgång, signal-kapplöpning. För att motverka detta måste man lägga till primimplikanter för att täcka upp den farliga övergången.
46 Exempel på Hazard MUX:en extra delay! extra delay! x y Q 0 0 y 2 y y 2 Q Y + 2 = xy + y2 y xy2 x x Vid övergång från xy 2 y =() (0) kan utgången Q blinka till, eftersom vägen från x till Q är längre via den övre AND-grinden än den lägre (kapplöpning). MER OM HAZARD I NÄSTA FÖRELÄSNING!
47
48 Tillståndsminimering Asynkrona statemaskiner har många ospecifierade positioner i flödestabellen som man kan utnyttja för att minimera antalet tillstånd. Sannolikheten för att färre tillstånd leder till en enklare realisering är hög när det gäller asynkrona nät!
49 Tillståndsminimering Två steg: Ekvivalens ekvivalenta tillstånd. Samma steg som vid tillståndsminimering av synkrona sekvensnät, full flexibilitet finns kvar. Kompatibilitet kompatibla tillstånd blir olika för Moore-kompatibel eller Mealy-kompatibel realisering, de val man nu gör påverkar den fortsatta flexibiliteten.
50 Tillståndsminimering Procedur för minimering av antalet tillstånd. Bilda ekvivalensgrupper. För att vara i samma grupp ska följande gälla: Utgångar måste ha samma värde Stabila tillstånd måste finnas på samma plats (kolumn) Don t cares för next state måste finnas på samma plats (kolumn) 2. Minimera ekvivalensgrupperna (state-reduktion) 3. Bilda sammanslagningsdiagram, olika för Mealy eller för Moore. 4. Slå ihop kompatibla tillstånd i grupper. Minimera samtidigt antalet grupper. Varje tillstånd får endast ingå i en grupp. 5. Konstruera den reducerade flödestabellen genom att slå samman raderna i de valda grupperna 6. Repetera steg 3-5 för att se om fler minimeringar kan göras
51 Godisautomat ( BV sid 60 ) Godismaskinen har två ingångar: N: Nickel (5 cent) D: Dime (0 cent) En godisbit kostar 0 cent Maskinen returnerar inga pengar om det finns 5 cent i automaten ( en godisbit returneras ) Utgången z är aktiv när det finns tillräckligt med pengar för en godisbit
52 Tillståndsdiagram, Flödestabell N N ND = 00 E N ND = 00 B 0 D 0 N D A 0 ND = 00 D ND = 00 F D D ND = 00 C Inga dubbeländringar av insignalerna! Två mynt går inte att stoppa i samtidigt! Pres state Next State X= A A B C - 0 B D B C A - C - D D E F - 0 E A E - - F A - F - (X = ND, Q = z) En flödestabell som endast innehåller ett stabilt tillstånd per rad kallas för en primitiv flödestabell. Q
53 Tillståndsminimering N N ND = 00 E N ND = 00 B 0 D 0 N A 0 ND = 00 D D ND = 00 F D D ND = 00 C Tillståndsminimering innebär att två tillstånd kan vara ekvivalenta, och i så fall ersättas av ett tillstånd för att förenkla tillståndsdiagrammet, och nätet. Man kan lätt inse att tillstånd C och F kommer att kunna ersättas med ett tillstånd eftersom godis alltid ska matas ut efter en Dime oavsett tidigare tillstånd.
54 Bilda/minimera ekvivalensgrupper. Bilda ekvivalensgrupper. För att vara i samma grupp ska följande gäller: Utgångar måste ha samma värde Stabila tillstånd måste finnas på samma plats (kolumn) Don t cares för next state måste finnas på samma plats (kolumn) 2. Minimera ekvivalensgrupperna (state reduction).
55 Ekvivalensgrupper Pres state Next State X= A A B C - 0 B D B C A - C - D D E F - 0 E A E - - F A - F - (X = ND, Q = z) Q Tillstånden delas i block efter utsignal. ABD har utsignal 0, CEF har utsignal. P = (ABD)(CEF) Stabila tillstånd måste finnas för samma insignal (kolumn), don t care måste finnas för samma kolumn. AD har stabilt tillstånd för 00. B har stabilt för 0. CF har stabilt tillstånd för 0. E har stabilt för 0. AD och CF har don t care för motsvarande insignaler. P 2 = (AD)(B)(CF)(E)
56 Slå ihop ekvivalensgrupper Två rader kan slås ihop om det inte innebär någon konflikt för deras efterföljartillstånd P 2 =(AD)(B)(CF)(E) P 3 =(A)(D)(B)(C)(E) P 4 =P 3. Raderna C och F kan slås ihop med ny samlingsbeteckning C, medan A och D som har efterföljare i olika grupper inte kan slås ihop. C,F 00 (AD), (AD) C,F 0 -, - C,F 0 (CF), (CF) C,F -, - A,D 00 (AD), (AD) A,D 0 (B),(E) A,D 0 (CF), (CF) A,D -, - Resulterande flödestabell Pres Next State state X= A A B C - 0 B D B C A - C - D D E C - 0 E A E - - Q
57 Kompatibilitetsgrupper 3. Bilda sammanslagningsdiagram antingen för Mealy eller Moore 4. Slå ihop kompatibla tillstånd i grupper. Minimera samtidigt antalet grupper. Varje tillstånd får endast ingå i en grupp. 5. Konstruera den reducerade flödestabellen genom att slå samman raderna i de valda grupperna 6. Repetera steg 3-5 för att se om fler minimeringar kan göras
58 Sammanslagningsregler Två tillstånd är kompatibla och kan slås ihop om följande gäller. åtminstone ett av följande villkor gäller för alla ingångskombinationer både S i och S j har samma följdtillstånd, eller både S i och S j är stabila, eller följdtillståndet av S i eller S j eller båda är ospecifierade 2. Sedan gäller följande om man vill konstruera en Moore-kompatibel automat både S i och S j har samma utgångsvärde ( gäller ju inte när man konstruerar en Mealy-kompatibel automat )
59 Sammanslagningsdiagram Resulterande flödestabell Pres Next State state X= A A B C - 0 B D B C A - C - D D E C - 0 E A E - - Varje rad blir en punkt i kompatibilitetsgrafen. Q När det finns flera möjligheter C A Kompatibilitetsgraf E Mealy-kompatibla: I tillstånd A (X = 00) är utgången 0, i tillstånd C är utgången B C(): A-C- A(0): ABC- D Moore-kompatibla C(): A-C- E(): AE--
60
61 Ett illustrativt exempel (BV 9.8) Primitiv flödestabell Ekvivalensklasser Samma utsignal, samma position för stabilt tillstånd och för don t care tillstånd (AG) (BL) (HK) P = (AG)(BL)(C)(D)(E)(F)(HK)(J) Följdtillstånd: A, G är inte ekvivalenta A,G 00 (AG), (AG) A,G 0 (F),(BL) A,G 0 (C),(J) A,G -, - B,L 00 (AG), (AG) B,L 0 (BL), (BL) B,L 0 -, - B,L (HK), (HK) H,K 00 -, - H,K 0 (BL), (BL) H,K 0 (E), (E) H,K (HK), (HK) P 2 = (A)(G)(BL)(C)(D)(E)(F)(HK)(J) P 3 =P 2
62 Ett illustrativt exempel (BV 9.8) Primitiv flödestabell Ekvivalens-klasser P = (AG)(BL)(C)(D)(E)(F)(HK)(J) P 2 = (A)(G)(BL)(C)(D)(E)(F)(HK)(J) P 3 =P 2 B för (BL) H för (HK) Inga ospecifierade tillstånd har ännu utnyttjats! Reducerad flödestabell Pres Next State state X= A A F C - 0 B A B - H C G - C D 0 D - F - D E G - E D F - F - H 0 G G B J - 0 H - B E H J G - J - 0 Q
63 Ett illustrativt exempel Kompatibilitet Reducerad flödestabell Pres Next State state X= A A F C - 0 B A B - H C G - C D 0 D - F - D E G - E D F - F - H 0 G G B J - 0 H - B E H J G - J - 0 Nya beteckningar B (BH), A (AF), G (JG), D (DE) Q Kompatibilitets-graf B A C D Moore Moore Moore Moore Moore H F J G E Pres Next State state X= Moore A A A C B 0 B A B D B C G - C D 0 D G A D D G G B G - 0 Olika val är tänkbara Q
64 Ett illustrativt exempel Mer reducerad flödestabell Pres Next State Q state X= A A A C B 0 B A B D B C G - C D 0 D G A D D G G B G - 0 Ny Kompatibilitets-graf B A D C G Slutlig flödestabell Moore Pres Next State Q state X= A A A C B 0 B A B D B C C B C D 0 D C A D D Ny beteckning C för (CG) Nu har alla ospecificerade tillstånd utnyttjats!
65 Sammanfattning Asynkrona tillståndsmaskiner Bygger på analys av återkopplade kombinatoriska nät Alla vippor och latchar är asynkrona tillståndsmaskiner En liknande teori som för synkrona tillståndsmaskiner kan appliceras Bara en ingång eller tillståndsvariabel kan ändras åt gången! Man får även ta hänsyn till kapplöpningsproblem
66
Digital Design IE1204
Digital Design IE204 F2 Asynkrona sekvensnät del william@kth.se IE204 Digital Design F F3 F2 F4 Ö Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK LAB Kombinatoriska kretsar F7
Läs merDigital Design IE1204
Digital Design IE204 F2 Asynkrona sekvensnät del william@kth.se IE204 Digital Design F F3 F2 F4 Ö Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK LAB Kombinatoriska kretsar F7
Läs merIE1204 Digital Design
IE204 Digital Design F F3 F2 F4 Ö Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK LAB Kombinatoriska kretsar F7 F8 Ö4 F9 Ö5 Multiplexor KK2 LAB2 Låskretsar, vippor, FSM F0 F
Läs merIE1205 Digital Design: F9: Synkrona tillståndsautomater
IE25 Digital Design: F9: Synkrona tillståndsautomater Moore och Mealy automater F8 introducerade vippor och vi konstruerade räknare, skift-register etc. F9-F skall vi titta på hur generella tillståndsmaskiner
Läs merSekvensnät Som Du kommer ihåg
Sekvensnät Som Du kommer ihåg Designmetodik Grundläggande designmetodik för tillståndsmaskiner. 1. Analysera specifikationen för kretsen 2. Skapa tillståndsdiagram 3. Ställ upp tillståndstabellen 4. Minimera
Läs merDigital Design IE1204
Digital Design IE1204 F10 Tillståndsautomater del II william@kth.se IE1204 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska
Läs merIE1205 Digital Design: F10: Synkrona tillståndsautomater del 2
IE1205 Digital Design: F10: Synkrona tillståndsautomater del 2 Sekvensnät Om en och samma insignal kan ge upphov till olika utsignal, är logiknätet ett sekvensnät. Det måste då ha ett inre minne som gör
Läs merIE1205 Digital Design: F13: Asynkrona Sekvensnät (Del 2)
IE25 Digital Design: F3: Asynkrona Sekvensnät (Del 2) Rep. Tillståndsmaskiner LT_I_EURO (a) (b) (c) COIN_PRESENT COIN_PRESENT COIN_PRESENT COIN_PRESENT Tillståndsmaskiner styr sekvenser av händelser. Övergångar
Läs merDigital Design IE1204
Digital Design IE204 F3 Asynkrona sekvensnät del 2 william@kth.se IE204 Digital Design F F3 F2 F4 Ö Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK LAB Kombinatoriska kretsar
Läs merRepetition delay-element
Repetition delay-element Synkront sekvensnät Klockad vippa Asynkront sekvensnät ett konstgrepp: Delay-element Andra beteckningar: Y och y Gyllene regeln Endast EN signal åt gången ändras Exitationstabell
Läs merDigitalteknik 7.5 hp distans: 5.1 Generella sekvenskretsar 5.1.1
Digitalteknik 7.5 hp distans: 5.1 Generella sekvenskretsar 5.1.1 Från Wikipedia: Sekvensnät Ett sekvensnäts utgångsvärde beror inte bara på indata, utan även i vilken ordning datan kommer (dess sekvens).
Läs merTentamen med lösningar i IE1204/5 Digital Design Måndag 27/
Tentamen med lösningar i IE04/5 Digital Design Måndag 7/0 04 9.00-3.00 Allmän information Examinator: Ingo Sander. Ansvarig lärare: Elena Dubrova /William Sandvist, tel 08-7904487 Tentamensuppgifterna
Läs merDigital Design IE1204
Digital Design IE204 Kursomgång för Högskoleingenjörsinriktningarna: Datateknik, Elektronik och Datorteknik. Kandidatinriktningen: Informations- och Kommunikationsteknik F3 Asynkrona sekvensnät del 2 william@kth.se
Läs merDigital Design IE1204
Digital Design IE1204 F9 Tillståndsautomater del1 william@kth.se IE1204 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska kretsar
Läs merRepetition och sammanfattning av syntes och analys av sekvensnät
Repetition och sammanfattning av syntes och analys av sekvensnät Sekvensnät = ihopkoppling av sekvenskretsar Består i praktiken av - minnesdel (sekvenskretsar) - kombinatorisk del. Sekvenskretsar = kretsar
Läs merOmtentamen med lösningar i IE1204/5 Digital Design Fredag 10/
Omtentamen med lösningar i IE24/5 Digital Design Fredag /4 25 8.-2. Allmän information Examinator: Ingo Sander. Ansvarig lärare: William Sandvist, tel 8-794487 / Fredrik Jonsson Tentamensuppgifterna behöver
Läs merTentamen med lösningar för IE1204/5 Digital Design Torsdag 15/
Tentamen med lösningar för IE4/5 Digital Design Torsdag 5/ 5 9.-. Allmän information Eaminator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist, tel 8-79 44 87. KTH Valhallavägen, Fredrik Jonsson,
Läs merTentamen i IE1204/5 Digital Design Torsdag 29/
Tentamen i IE1204/5 Digital Design Torsdag 29/10 2015 9.00-13.00 Allmän information ( TCOMK, Ask for an english version of this exam if needed ) Examinator: Ingo Sander. Ansvarig lärare: William Sandqvist
Läs merOmtentamen IE Digital Design Måndag 14/
Omtentamen IE204-5 Digital Design Måndag 4/3 206 4.00-8.00 Allmän information ( TCOMK, Ask for an english version of this exam if needed ) Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist
Läs merSEKVENSKRETSAR. Innehåll
SEKVENSKRETSAR Innehåll Synkrona sekvenskretsar Tillståndsdiagram / tillståndstabell Definition av Moore- och Mealy-maskiner Tillståndskodning Syntes av sekventiell logik Räknare SEKVENSKRETSAR EXEMPEL
Läs merTentamen med lösningar i IE1204/5 Digital Design Torsdag 29/
Tentamen med lösningar i IE4/5 Digital Design Torsdag 9/ 5 9.-. Allmän information Examinator: Ingo Sander. Ansvarig lärare: William Sandvist tel 8-794487 Tentamensuppgifterna behöver inte återlämnas när
Läs merTSEA22 Digitalteknik 2019!
1(39) 2019 Mattias Krysander Ingemar Ragnemalm 1(39) Föreläsning 5. Sekv1. enna föreläsning: Vippor Sekvensnät Moore och Mealy 2(39)2(39) Förra föreläsningen: Labb 1. Adderare. Carryaccelerator Och ännu
Läs merTentamen i IE Digital Design Fredag 21/
Tentamen i IE204-5 Digital Design Fredag 2/0 206 09.00-3.00 Allmän information (TCOMK, Ask for an english version of this exam if needed) Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist
Läs merDigital- och datorteknik
Digital- och datorteknik Föreläsning #13 Biträdande professor Jan Jonsson Institutionen för data- och informationsteknik Chalmers tekniska högskola Vad kännetecknar en tillståndsmaskin? En synkron tillståndsmaskin
Läs merTentamen med lösningar i IE Digital Design Fredag 15/
Tentamen med lösningar i IE4-5 Digital Design Fredag 5/ 6 4.-8. Allmän information (TCOMK, Ask for an english version of this exam if needed Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandvist
Läs merTentamen IE Digital Design Fredag 15/
Tentamen IE204-5 Digital Design Fredag 5/ 206 4.00-8.00 Allmän information ( TCOMK, Ask for an english version of this exam if needed ) Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist
Läs merOmtentamen med lösningar IE Digital Design Måndag 14/
Omtentamen med lösningar IE204-5 Digital Design Måndag 4/3 26 4.-8. Allmän information ( TCOMK, Ask for an english version of this exam if needed Examinator: Ingo Sander. Ansvarig lärare: Kista, William
Läs merTentamen med lösningar i IE Digital Design Fredag 21/
Tentamen med lösningar i IE04-5 Digital Design Fredag /0 06 09.00-3.00 Allmän information (TCOMK, Ask for an english version of this exam if needed) Examinator: Ingo Sander. Ansvarig lärare: Kista, William
Läs merTentamen IE Digital Design Måndag 23/
Tentamen IE104-5 Digital Design Måndag 3/10 017 14.00-18.00 Allmän information ( TCOMK, Ask for an english version of this exam if needed ) Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist
Läs merDigital- och datorteknik
Digital- och datorteknik Föreläsning #9 Biträdande professor Jan Jonsson Institutionen för data- och informationsteknik Chalmers tekniska högskola ekvensnät Vad kännetecknar ett sekvensnät? I ett sekvensnät
Läs merIE1204/IE1205 Digital Design
TENTAMEN IE1204/IE1205 Digital Design 2012-12-13, 09.00-13.00 Inga hjälpmedel är tillåtna! Hjälpmedel Tentamen består av tre delar med sammanlagd tolv uppgifter, och totalt 30 poäng. Del A1 (Analys) innehåller
Läs merTentamen IE1204 Digital Design Måndag 15/
Tentamen IE1204 Digital Design Måndag 15/1 2018 14.00-18.00 Allmän information (Ask for an English version of this exam if needed) Examinator: Carl-Mikael Zetterling Ansvarig lärare vid tentamen: Carl-Mikael
Läs merDigital Design IE1204
Digital Design IE204 F9 Tillståndsautomater del william@kth.se IE204 Digital Design F F3 F2 F4 Ö Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK LAB Kombinatoriska kretsar F7
Läs merRepetition TSIU05 Digitalteknik Di/EL. Michael Josefsson
Repetition TSIU05 Digitalteknik Di/EL Michael Josefsson Här kommer några frågeställningar och uppgifter du kan använda för att använda som egenkontroll på om du förstått huvudinnehållet i respektive föreläsning.
Läs merExempel 9.3. Present. Output. w w Next state
9.3 Vi skriver en tillståndstabell och börjar med att dela in i grupper med olika utsignal, dvs nolla respektive etta. I tabellen markerar asterisker (*) stabila tillstånd. Vi kompletterar alltså Figur
Läs merF5 Introduktion till digitalteknik
Exklusiv eller XOR F5 Introduktion till digitalteknik EDAA05 Roger Henriksson Jonas Wisbrant På övning 2 stötte ni på uttrycket x = (a b) ( a b) som kan utläsas antingen a eller b, men inte både a och
Läs merIE1204/5 Digital Design typtenta
IE1204/5 Digital Design typtenta Del A1 tio korta Analys-uppgifter 1p totalt 10p Rättas bara Rätt/Fel! Observera minst 6p på A1 om vi ska rätta vidare! Del A2 två Metodikuppgifter om totalt 10p. Rättas
Läs merTentamen med lösningar IE Digital Design Måndag 23/
Tentamen med lösningar IE04-5 Digital Design Måndag 3/0 07 4.00-8.00 Allmän information ( TCOMK, Ask for an english version of this exam if needed ) Examinator: Ingo Sander. Ansvarig lärare: Kista, William
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2010-08-27 Skrivtid 9.00-14.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna
Läs merTentamen IE Digital Design Fredag 13/
Tentamen IE204-5 Digital Design Fredag / 207 08.00-2.00 Allmän information ( TCOMK, Ask for an english version of this exam if needed ) Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist
Läs mer-c wc. Pre- Next state Out- Vi ser att tillstånden är redan sorterade i grupper med olika utsignaler,
9.17 Vi översätter beskrivningen till ett flödesdiagram, Figur E9.17a -c -c z=1 E A z=1 E A z=0 z=0 z=0 D z=0 D Figur E9.17a Flödesdiagram B z=0 B z=0 C z=0 C z=0 som vi i sin tur översätter till en flödestabell,
Läs merTentamen i IE1204/5 Digital Design onsdagen den 5/
Tentamen i IE1204/5 Digital Design onsdagen den 5/6 2013 9.00-13.00 Tentamensfrågor med lösningsförslag Allmän information Examinator: Ingo Sander. Ansvarig lärare: William Sandqvist, tel 08-790 4487 (Kista
Läs merTentamen i Digitalteknik, EITF65
Elektro- och informationsteknik Tentamen i Digitalteknik, EITF65 3 januari 2018, kl. 14-19 Skriv anonymkod och identifierare, eller personnummer, på alla papper. Börja en ny uppgift på ett nytt papper.
Läs merDigitalteknik F9. Automater Minneselement. Digitalteknik F9 bild 1
Digitalteknik F9 Automater Minneselement Digitalteknik F9 bild Automater Från F minns vi följande om en automat (sekvenskrets): Utsignalerna beror av insignal och gammalt tillstånd: Insignaler Utsignaler
Läs merTSEA22 Digitalteknik 2019!
1(43) 2019 Mattias Krysander Ingemar Ragnemalm 1(43) Föreläsning 7. Sekv3. enna föreläsning: Lösningar närmare verkligheten Synkronisering Enpulsare Problem till design 2(43)2(43) Förra föreläsningen:
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2011-08-26 Skrivtid 9.00-14.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna hjälpmedel
Läs merSekvensnät i VHDL del 2
Laboration 6 i digitala system ht-16 Sekvensnät i VHDL del 2 Realisering av Mealy och Moore i VHDL............................. Namn............................. Godkänd (datum/sign.) 2 Laborationens syfte
Läs merDIGITALTEKNIK I. Laboration DE2. Sekvensnät och sekvenskretsar
UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Håkan Joëlson, John Berge 203 DIGITALTEKNIK I Laboration DE2 Sekvensnät och sekvenskretsar Namn... Personnummer... Epost-adress... Datum för
Läs merIE1204/5 Digital Design typtenta
IE1204/5 Digital Design typtenta Del A1 tio korta Analys-uppgifter 1p totalt 10p Rättas bara Rätt/Fel! Observera minst 6p på A1 om vi ska rätta vidare! Del A2 två Metodikuppgifter om totalt 10p. Rättas
Läs merSekvensnät vippor, register och bussar
ekvensnät vippor, register och bussar agens föreläsning: Lärobok kap.5 Arbetsbok kap 8,9,10 Ur innehållet: Hur fungerar en -latch? Hur konstrueras JK-, - och T-vippor? er och excitationstabeller egister
Läs merTentamen i IE1204/5 Digital Design onsdagen den 5/
Tentamen i IE1204/5 Digital Design onsdagen den 5/6 2013 9.00-13.00 Allmän information Exaator: Ingo Sander. Ansvarig lärare: William Sandqvist, tel 08-790 4487 (Kista IE1204) Tentamensuppgifterna behöver
Läs merLaboration D159. Sekvensnät beskrivna med VHDL och realiserade med PLD. Namn: Datum: Epostadr: Kurs:
UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Lars Wållberg/Håkan Joëlson 2001-03-01 v 1.5 ELEKTRONIK Digitalteknik Laboration D159 Sekvensnät beskrivna med VHDL och realiserade med PLD
Läs merFlaskautomaten Ett design-exempel av Ingo Sander
Flaskautomaten Ett design-exempel av Ingo Sander System ontrol Vi skall designa blocket systemstyrningen, System ontrol Myntinkast (OIN REEIVER) AUMU- LATOR OIN_PRESENT GT_1_EURO EQ_1_EURO LT_1_EURO DE_A
Läs merTentamen i IE1204/5 Digital Design måndagen den 15/
Tentamen i IE1204/5 Digital Design måndagen den 15/10 2012 9.00-13.00 Allmän information Examinator: Ingo Sander. Ansvarig lärare: William Sandqvist, tel 08-790 4487 (Kista IE1204), Tentamensuppgifterna
Läs merDefinition av kombinatorisk logik Olika sätt att representera kombinatorisk logik Minimering av logiska uttryck
KOMBINATORISK LOGIK Innehåll Definition av kombinatorisk logik Olika sätt att representera kombinatorisk logik Minimering av logiska uttryck Boolesk algebra Karnaugh-diagram Realisering av logiska funktioner
Läs merD2 och E3. EDA321 Digitalteknik-syntes. Fredag den 13 januari 2012, fm i M-salarna
EDA321 Digitalteknik-syntes D2 och E3 GU DIT795 Tentamen (EDA321-0205) Fredag den 13 januari 2012, fm i M-salarna Examinator Arne Linde, tel. 772 1683 Tillåtna hjälpmedel Inga hjälpmedel tillåtna. Detta
Läs merSekvensnät. William Sandqvist
Sekvensnät Om en och samma insignal kan ge upphov till olika utsignal, är logiknätet ett sekvensnät. Det måste då ha ett inre minne som gör att utsignalen påverkas av både nuvarande och föregående insignaler!
Läs merDigitala system EDI610 Elektro- och informationsteknik
Digitala system EDI610 Elektro- och informationsteknik Digitala System EDI610 Aktiv under hela första året, höst- och vår-termin Poäng 15.0 Godkännande; U,3,4,5 Under hösten i huvudsak Digitalteknik Under
Läs merProgrammerbar logik och VHDL. Föreläsning 4
Programmerbar logik och VHDL Föreläsning 4 Förra gången Strukturell VHDL Simulering med ISim Strukturell VHDL Simulering test_bench specificerar stimuli Simulatorn övervakar alla signaler, virtuell logik-analysator
Läs merIE1204 Digital Design
IE1204 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska kretsar F7 F8 Ö4 F9 Ö5 Multiplexor KK2 LAB2 Låskretsar, vippor, FSM
Läs merTentamen. TSEA22 Digitalteknik 5 juni, 2015, kl
Tentamen TSEA22 Digitalteknik 5 juni, 2015, kl. 08.00-12.00 Tillåtna hjälpmedel: Inga. Ansvarig lärare: Mattias Krysander Visning av skrivningen sker mellan 10.00-10.30 den 22 juni på Datorteknik. Totalt
Läs merTentamen i Digitalteknik TSEA22
Tentamen i Digitalteknik TSEA22 Datum för tentamen 100601 Sal TERC,TER2 Tid 14-18 Kurskod TSEA22 Provkod TEN 1 Kursnamn Digitalteknik Institution ISY Antal uppgifter 5 Antal sidor 5 Jour/Kursansvarig Olle
Läs merTentamen i Digital Design
Kungliga Tekniska Högskolan Tentamen i Digital Design Kursnummer : Kursansvarig: 2B56 :e fo ingenjör Lars Hellberg tel 79 7795 Datum: 27-5-25 Tid: Kl 4. - 9. Tentamen rättad 27-6-5 Klagotiden utgår: 27-6-29
Läs merTentamen med lösningar IE Digital Design Fredag 13/
Tentamen med lösningar IE24-5 Digital Design Fredag / 27 8.-2. Allmän information ( TCOMK, Ask for an english version of this eam if needed ) Eaminator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist
Läs merDigital elektronik CL0090
Digital elektronik CL9 Föreläsning 5 27-2-2 8.5 2. Naxos Demonstration av uartus programvara. Genomgång av uartus flödesschema. Detta dokument finns på kurshemsidan. http://www.idt.mdh.se/kurser/cl9/ VHDL-kod
Läs merQuine McCluskys algoritm
Quine McCluskys algoritm Tabellmetod för att systematiskt finna alla primimplikatorer ƒ(a,b,c,d) = m(4,5,6,8,9,0,3) + d(0,7,5) Moment : Finn alla primimplikatorer Steg: Fyll i alla mintermer i kolumn.
Läs merInstitutionen för systemteknik, ISY, LiTH. Tentamen i. Tid: kl
Institutionen för systemteknik, ISY, LiTH Tentamen i Digitalteknik TSIU05/TEN1 Tid: 2016 10 26 kl. 14 18 Lokal : TER3 TER4 Ansvarig lärare: Michael Josefsson. Besöker lokalen kl 16. Tel.: 013-28 12 64
Läs merFörsättsblad till skriftlig tentamen vid Linköpings universitet
Försättsblad till skriftlig tentamen vid Linköpings universitet Datum för tentamen 08-03-3 Sal (5) Tid 8- Kurskod TSEA Provkod TEN Kursnamn/benämning Provnamn/benämning Institution Antal uppgifter som
Läs merIE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare
IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare Sekvensiella System a(t) f(a(t)) Ett sekvensiellt system har ett inbyggt minne - utsignalen beror därför BÅDE av insignalens NUVARANDE
Läs merExempel på LAX-uppgifter
Eempel på LAX-uppgifter Uppgift. I en myntautomat ingår en detektor för olika myntvalörer. Figur (a) visar myntinkastet, tre fotoceller och myntdetektorn som ska implementeras som en synkron sekvenskrets.
Läs merTentamen i Grundläggande ellära och digitalteknik ETA 013 för D
Lars-Erik Cederlöf Per Liljas Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D1 2001-05-28 Tentamen omfattar 40 poäng, 2 poäng för varje uppgift. 20 poäng ger godkänd tentamen. Tillåtet
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2009-06-04 Skrivtid 9.00-13.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna
Läs merMintermer. SP-form med tre mintermer. William Sandqvist
Mintermer OR f 2 3 En minterm är en produktterm som innehåller alla variabler och som anger den kombination av :or och :or som tillsammans gör att termen antar värdet. SP-form med tre mintermer. f = m
Läs merDigitalteknik F12. Några speciella automater: register räknare Synkronisering av insignaler. Digitalteknik F12 bild 1
igitalteknik F2 Några speciella automater: register räknare Synkronisering av insignaler igitalteknik F2 bild Register Ett register är en degenererad automat som i allt väsentligt används för att lagra
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2009-08-28 Skrivtid 9.00-13.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna
Läs merIE1205 Digital Design: F4 : Karnaugh-diagrammet, två- och fler-nivå minimering
IE25 Digital Design: F4 : Karnaugh-diagrammet, två- och fler-nivå minimering Mintermer 2 3 OR f En minterm är en produktterm som innehåller alla variabler och som anger den kombination av :or och :or som
Läs merDigital Design IE1204
Digital Design IE24 F4 Karnaugh-diagrammet, två- och fler-nivå minimering william@kth.se IE24 Digital Design F F3 F2 F4 Ö Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK LAB
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2008-08-29 Skrivtid 9.00-13.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Johan Eriksson Tel 070 589 7911 Tillåtna
Läs merLåskretsar och Vippor
Låskretsar och Vippor Låskretsar (latch) och vippor (flip-flop) är kretsar med minnesfunktion. De ingår i datorns minnen och i processorns register. SR-låskretsen är i princip datorns minnescell Q=1 Q=0
Läs merMaurice Karnaugh. Karnaugh-diagrammet gör det enkelt att minimera Boolska uttryck! William Sandqvist
Maurice Karnaugh Karnaugh-diagrammet gör det enkelt att minimera Boolska uttryck! En funktion av fyra variabler a b c d Sanningstabellen till höger innehåller 11 st 1:or och 5 st 0:or. Funktionen kan uttryckas
Läs merGrundläggande Datorteknik Digital- och datorteknik
Grundläggande Datorteknik Digital- och datorteknik Kursens mål: Fatta hur en dator är uppbggd (HDW) Fatta hur du du programmerar den (SW) Fatta hur HDW o SW samverkar Digital teknik Dator teknik Grundläggande
Läs merTentamen i Digitalteknik, TSEA22
Försättsblad till skriftlig tentamen vid Linköpings universitet, Datorteknik, IY 1(4) Tentamen i Digitalteknik, TEA22 Datum för tentamen 120529 al T1, T2, KÅRA Tid 14.00-18.00 Kurskod Provkod Kursnamn/benämning
Läs merMinnet. Minne. Minns Man Minnet? Aktivera Kursens mål: LV3 Fo7. RAM-minnen: ROM PROM FLASH RWM. Primärminnen Sekundärminne Blockminne. Ext 15.
Aktivera Kursens mål: LV3 Fo7 Konstruera en dator mha grindar och programmera denna Aktivera Förra veckans mål: Konstruktruera olika kombinatoriska nät som ingår i en dator. Studera hur addition/subtraktion
Läs merDESIGN AV SEKVENTIELL LOGIK
DESIGN AV SEKVENTIELL LOGIK Innehåll Timing i synkrona nätverk Synkrona processer i VHDL VHDL-kod som introducerar vippor (flip-flops) och latchar Initiering av register Mealy- och Moore-maskiner i VHDL
Läs merProgrammerbar logik (PLD) Programmeringsspråket VHDL Kombinatoriska funktioner i VHDL för PLD Sekvensfunktioner i VHDL för PLD
UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Håkan Joëlson 2003-09-15 v 2.1 DIGITALTEKNIK Laboration D163 Programmerbar logik (PLD) Programmeringsspråket VHDL Kombinatoriska funktioner
Läs merLaborationshandledning
Laborationshandledning Utbildning: ED Ämne: TNE094 Digitalteknik och konstruktion Laborationens nummer och titel: Nr 5 Del A: Schmittrigger Del B: Analys av sekvensnät Laborant: E-mail: Medlaboranters
Läs merIE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare
IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare IE1205 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2012-12-17 Skrivtid 9.00-14.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna hjälpmedel
Läs merLösningsförslag till tentamen i Digitalteknik, TSEA22
Försättsblad till skriftlig tentamen vid Linköpings universitet, Datorteknik, ISY (4) Lösningsförslag till tentamen i Digitalteknik, TSEA Datum för tentamen 3009 Salar U4, U7, U0 Tid 4.00-8.00 Kurskod
Läs merDIGITALTEKNIK. Laboration D172
UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Håkan Joëlson 2006-02-24 v 1.2 DIGITALTEKNIK Laboration D172 Programmerbar logik (PLD) Programmeringsspråket VHDL Kombinatoriska funktioner
Läs merDIGITALTEKNIK. Laboration D164. Logiska funktioner med mikroprocessor Kombinatoriska funktioner med PIC16F84 Sekvensfunktioner med PIC16F84
UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Björne Lindberg Håkan Joëlson 2007-11-22 v 2.3 DIGITALTEKNIK Laboration D164 Logiska funktioner med mikroprocessor Kombinatoriska funktioner
Läs merEtt minneselements egenskaper. F10: Minneselement. Latch. SR-latch. Innehåll:
F: Minneselement Innehåll: - Latchar - Flip-Flops - egister - Läs- och skrivminne (andom-access Memory AM) - Läsminne (ead Only Memory OM) Ett minneselements egenskaper Generellt sett så kan följande operationer
Läs merLaboration i digitalteknik Introduktion till digitalteknik
Linköpings universitet Institutionen för systemteknik Laborationer i digitalteknik Datorteknik 6 Laboration i digitalteknik Introduktion till digitalteknik TSEA Digitalteknik D TSEA5 Digitalteknik Y TDDC75
Läs merD0013E Introduktion till Digitalteknik
D0013E Introduktion till Digitalteknik Slides : Per Lindgren EISLAB per.lindgren@ltu.se Ursprungliga slides : Ingo Sander KTH/ICT/ES ingo@kth.se Vem är Per Lindgren? Professor Inbyggda System Från Älvsbyn
Läs merLaboration D184. ELEKTRONIK Digitalteknik. Sekvensnät beskrivna med VHDL och realiserade med PLD
UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Lars Wållberg/Dan Weinehall/ Håkan Joëlson 2010-05-06 v 1.7 ELEKTRONIK Digitalteknik Laboration D184 Sekvensnät beskrivna med VHDL och realiserade
Läs merTentamen i Digitalteknik, EIT020
Elektro- och informationsteknik Tentamen i Digitalteknik, EIT020 4 april 2013, kl 14-19 Skriv namn och årskurs på alla papper. Börja en ny lösning på ett nytt papper. Använd bara en sida av pappret. Lösningarna
Läs merEDA451 - Digital och Datorteknik 2010/2011. EDA Digital och Datorteknik 2010/2011
EDA 451 - Digital och Datorteknik 2010/2011 Ur innehållet: Vi repeterar kursens lärandemål Diskussion i kring övningstentor t Övriga frågor 1 Lärandemål Det övergripande målet är att den studerande ska
Läs merKodlås. Kopplingsschema över kodlåset PAL-18
Kodlås I den här uppgiften skall du konstruera ett kodlås med hjälp av ett litet tangentbord. Varje gång man trycker på en tangent skall det pipa i summern och när man tryckt in den rätta fyrsiffriga koden
Läs merLaboration D181. ELEKTRONIK Digitalteknik. Kombinatoriska kretsar, HCMOS. 2008-01-24 v 2.1
UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Christer Ardlin/Lars Wållberg/ Dan Weinehall/Håkan Joëlson 2008-01-24 v 2.1 ELEKTRONIK Digitalteknik Laboration D181 Kombinatoriska kretsar,
Läs merIntroduktion till digitalteknik
Inledning Introduktion till digitalteknik Stefan Gustavson 997, lätt uppdaterat 2004-09-06 Digitalteknik är grunden till alla moderna datorer. I datorernas barndom förekom visserligen så kallade analogimaskiner,
Läs mer