Digital IC konstruktion Viktor Öwall
Transistorn: en förstärkare Power Supply Korrekt? gate drain source En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal. Ground Energin måste tillföras från t.ex. ett spänningsaggregat.
Transistorn: en förstärkare Power Supply gate drain source En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal. Ground Energin måste tillföras från t.ex. ett spänningsaggregat.
Analogt kontra digitalt Analogt få komponenter låg effekt verkliga signaler Digitalt Hög precision Komplexare algoritmer Lagringskapacitet CD/DVD, MP3, Digitalkamera, GSM, datorer, etc, etc
CMOS symboler drain NMOS PMOS gate source Vanligast Digitalt Bulken/Substratet förutsätts kopplat till GND/VDD om inget annat anges
Vad är en transistor? Source Gate Drain I d n + n + I D N-Channel p - Halvledarkomponent 2 3 4 5 V DS [V] Elektriska förhållanden V GS Digitalt - Switchar gate Småsignalmodell drain source
NMOS som switch v in = hög sluten V GS =5V v in I D V GS =4V v in = låg öppen V GS =3V 2 3 4 5 V DS [V]
PMOS V DS [V] -5-4 -3-2 - V DD v in V GS =-3V V GS =-4V V GS =-5V I D
Digitala kretsar CMOS Inverteraren
CMOS Inverteraren med transistorn som switch V DD GND
CMOS Inverteraren med transistorn som switch V DD hög in " NMOS sluten PMOS öppen Ut kopplad till GND låg GND
CMOS Inverteraren med transistorn som switch V DD låg in " NMOS öppen PMOS sluten Ut kopplad till VDD hög GND
CMOS Inverteraren med transistorn som switch V DD I D GND
CMOS Inverteraren med transistorn som switch V DD GND
CMOS Inverteraren Ideal Verklig
P-Channel N-Well P-Substrate N-Channel
Logiska grindar, NAND V DD A B Sanningstabell A B UT A UT B GND
Logiska grindar V DD Sanningstabell A B A B UT A UT B GND
Logiska grindar V DD Sanningstabell A B A B UT A UT B GND
Logiska grindar V DD Sanningstabell A B A B UT A UT B GND
Logiska grindar V DD Sanningstabell A B A B UT A UT B GND
Logiska grindar A A B V DD f NAND f AND B GND NAND + Inverter AND Amerikansk & Europeisk A B NAND AND
NAND Two Input NAND/ AND Inverter.8 µm CMOS
Logisk Funktion? V DD Sanningstabell A B UT A B UT A B GND
Logisk Funktion: NOR V DD Sanningstabell A B UT A B UT A B GND Amerikansk Europeisk
...och nu en adderare msb = most signifcant bit a msb b msb a i+ b i+ a i b i lsb = least signifcant bit cin msb cin i cout msb cout i+ minnessiffra bit
Heladderare i CMOS, bit B V DD A C B V DD A A C C B A A C o B C C S V DD S A B B A B C B A A och B: in C: minne in S: summa C o : minne ut V DD C o
4 bitars adderare
Integrerade kretsar av olika komplexitet AND-Gate 6 Transistorer Filter - Transistorer FFT - Million Transistorer
Och sen går vi bara vidare! Intel Pentium 4 (2) 42 million transistors.8µm /.5GHz
Antalet transistorer per chip dubbleras var år. (965) Moores Lag Ändrar 975 till vartannat år. Gordon Moore En av Intels grundare
Moores lag 27 >2 milliarder transistor idag 32
Så vad är problemet? Fysiken Hastigheten Effektförbrukningen Det är L som anger processen, t.ex. 45nm
Hastigheten om Grov approximation idag! Minskad kapacitans ger snabbare krets vilket kommer med ny process. Högre matningsspänning ger snabbare kretsar men transistorerna brinner upp och...
Effektförbrukningen V DD Charge Discharge Kvadraten gör att vi speciellt vill sänka V DD långsammare kretsar
Klockning av processorer! Intel Pentium 4 (2) 42 million transistors.8µm /.5GHz Hur ser den ut här? Om jag skickar in en klocka här. Kanske så här. Och hur bra funkar datorn då? Ofta mer än 5% av effekten i att fixa till klockan.
CPU power consumption Pentium IV chip area.3 cm 2 (i 3 nm technology) Detta ger ca. W/cm 2 som måste transporteras bort, dvs säga kylning. Jämförelse: Den här ger ca W/cm 2. www.xbitlabs.com 37
Klockfrekvensen ökar inte längre http://www.tomshardware.com/reviews/ http://www.linuxjournal.com/article/936 Vad gör vi? Vi går till multipla kärnor!
From Intel presentation ISSCC, Feb 9 985 28 From: The New Era of Scaling in an SoC World, ISSCC 29 Mark Bohr, Senior Fellow, Intel, Hillsboro, OR 39
Några Multi-core processorer Intel KEROM dual core ISSCC 7, 29M trans. IBM/Sony/Toshiba Cell ISSCC 5, 234M trans. Fujitsu FR-V, 25, 83M trans. Multi-core processorer där vi ökar beräkningskapaciteten utan att öka klockfrekvensen.
Ett annat problem: Hur avstängd är transistorn? V GS =5V I D V GS =4V v in = låg öppen V GS =3V 2 3 4 5 V DS [V] Dvs, hur stor är I D här?
Från Nolle-föreläsningen Source Gate Drain Gate-oxid (isolerande) n + n + N-kanal bildas när en positiv gate-source spänning, V GS, större än tröskelspänningen, V T, appliceras. p - substrat
Hur stor är ID vid avstängd? ln( I DS ) Under tröskelspänningen I OFF V T V G Länge ignorerade man I off för de flesta tillämpningar.
Om vi sänker V DD måste vi sänka V T för att få hastighet. ln( I DS ) Under tröskelspänningen I OFF V T V G och då ökar I off!
V T skalning: V T /I OFF Trade-off Prestanda mot Läckströmmar: V T I OFF ln( I DS ) I OFFL Low V T High V T I OFFH V TL V TH V G När V T minskar ökar hastigheten men läckströmmarna ökar!
Och så lite om minnen. Oerhört viktig del i de flesta applikationer! Stora minne blir långsamma " I datorer har vi ofta en minneshirarki som möjliggör både Stor lagringsvolymm och Snabb access Snabbare SSD - Solid State Drives CPU Registers + Cache L Cache L2 Main memory RAM? Hard drive/disc/disk Vanligtvis flera nivåer cache Transistor minnen Större 26--6 Viktor Öwall, Inst. för Elektro- och ETI Informations 25 - Föreläsning Teknologi, Lunds Universitet, www.eit.lth.se 46
Utvecklingen av massminnen 26--6 ETI 25 - Föreläsning 47
Utvecklingen av massminnen 5GB-997 4GB US$99 7MB-99 2 GB US$79 Siffror från 26 26--6 ETI 25 - Föreläsning 48
Vad är ett Flashminne? Halvledarminnen: ROM Read Only Memory RAM Random Access Memory FLASH 49
Vad är ett Flashminne? Halvledarminnen: ROM Read Only Memory data är statisk finns kvar när strömmen slås ifrån RAM Random Access Memory data kan både läsas och skrivas försvinner när strömmen slås ifrån FLASH data kan både läsas och skrivas finns kvar när strömmen slås ifrån
ROM V DD Pull Up word word GND word2 word3 bit bit bit2 bit3 GND Placeringen av transistorer bestämmer minnesinnehållet!
MOS transistorn Source Gate Drain Gate-oxid (isolerande) n + n + p - substrat WAFER 27-9-3 ESS - Konsumentelektronik: Överblick 52
Flash minnen floating gate transistors Floating gate Control gate WL BL n + n + I ett Flash-minne har vi en speciell transistor. Alla platser i minnet har en transistor men vi kan elektriskt kontrollera funktionaliteten av minnescellen. EPROM, EEPROM och Flash har olika sätt att styra transistorn. 27-9-3 ESS - Konsumentelektronik: Överblick 53
ROM 2 N words V DD Pull Up word GND Addressavkodning word word2 word3 GND addr addr bit bit bit2 bit3 N address bits
ROM V DD Pull Up Addressavkodning???? GND GND
ROM Addressavkodning???? V DD Pull Up GND GND
ROM Addressavkodning V DD Pull Up GND GND
Flash minnen Floating gate transistors Floating gate Control gate WL BL n + n + Floating gate är inte kontakterda Om vi laddar floating gate mycket negativt Ingen kanal Ingen transistor Om ingen laddning Kanal Transistor
FLASH stucture V DD Pull Up word word GND word2 word3 GND Floating gate transistors everywhere!
FLASH write, e.g. trap charge V DD Pull Up word word GND word2 word3 GND = trapped charge. Transitor is always off Same content as ROM.
Så vart är vi på väg?
Wrap-Gate FETs Wrap-gates Device layout Nanowire Transistor µm Drain Wrap-gate Source
Mer om allt detta i ETI3 Digital IC konstruktion