Digital IC konstruktion

Transkript

1 Digital IC konstruktion iktor Öwall Transistorn: en förstärkare Power Supply Transistorn: en förstärkare Power Supply Korrekt? gate drain gate drain source source En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal. En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal. Ground Energin måste tillföras från t.ex. ett spänningsaggregat. Ground Energin måste tillföras från t.ex. ett spänningsaggregat.

2 nalogt få komponenter låg effekt verkliga signaler nalogt kontra digitalt Digitalt Hög precision Komplexare algoritmer Lagringskapacitet gate drain source NMOS CMOS symboler anligast Digitalt PMOS CD/, MP3, Digitalkamera, GSM, datorer, etc, etc ulken/substratet förutsätts kopplat till / om inget annat anges ad är en transistor? NMOS som switch Source Gate Drain I d v i = hög sluten v in N-Channel n + p - n + I D GS =5 gate Halvledarkomponent Småsignalmodell drain DS [] Elektriska förhållanden Digitalt - Switchar GS v in I D GS =4 GS =3 v in = låg öppen gs g m gs g o ds source DS []

3 PMOS Digitala kretsar CMOS Inverteraren DS [] v in GS =-3 GS =-4 GS GS =-5 I D CMOS Inverteraren med transistorn som switch CMOS Inverteraren med transistorn som switch hög in NMOS sluten PMOS öppen Ut kopplad till låg

4 CMOS Inverteraren med transistorn som switch CMOS Inverteraren med transistorn som switch låg in NMOS öppen PMOS sluten Ut kopplad till hög ID CMOS Inverteraren med transistorn som switch CMOS Inverteraren Ideal erklig 5 OUT OUT 4 N Off P Lin N Sat P Lin 3 2 N Sat P Sat N Lin P Sat N Lin P Off IN IN

5 Logiska grindar, NND P-Channel N-Well Sanningstabell UT P-Substrate UT N-Channel Logiska grindar Logiska grindar Sanningstabell Sanningstabell UT UT UT UT

6 Logiska grindar Logiska grindar Sanningstabell UT Sanningstabell UT UT UT Logiska grindar dd dd dd PMOS NND ND NMOS f ND f NND NND + Inverter ND NND ND merikansk & Europeisk NND Inverter Two Input NND/ ND.8 μm CMOS

7 Logisk Funktion UT Sanningstabell UT msb = most signifcant bit a msb b msb...och nu en adderare cout msb cin msb bit a b i+b i+ cout i+ a i b i lsb = least signifcant bit cin i minnessiffra Heladderare i CMOS, bit C C o C C C C C S S 4 bitars adderare och : in C: minne in S: summa C o : minne ut C o

8 Integrerade kretsar av olika komplexitet Och sen går vi bara vidare! Intel Pentium 4 (2) 42 million transistors 8μm.8μm /.5GHz ND-Gate 6 Transistorer Filter - Transistorer FFT - Million Transistorer ntalet transistorer per chip dubbleras var år. (965) Ändrar 975 till vartannat år. Moores Lag Moores lag 27 Gordon Moore En av Intels grundare >2 milliarder transistor idag 32

9 Fysiken Hastigheten Så vad är problemet? Effektförbrukningen Det är L som anger processen, t.ex. 45nm T pd = om k Hastigheten C L ( T >> C L Tpd = = k f T Minskad kapacitans ger snabbare krets vilket kommer med ny process. Högre matningsspänning g ger snabbare kretsar men transistorerna brinner upp och... ) 2 Grov approximation idag! Effektförbrukningen Klockning av processorer! Intel Pentium 4 (2) 42 million transistors 8μm.8μm /.5GHz Discharge Charge P = f C 2 dynamic L Kvadraten gör att vi speciellt vill sänka långsammare kretsar Om jag skickar in en klocka här. Ofta mer än 5% av effekten i att fixa till klockan. Hur ser den ut här? Kanske så här. Och hur bra funkar datorn då?

10 Klockfrekvensen k ökar inte längre CPU power consumption Pentium I chip area.3 cm 2 (i 3 nm technology) Detta ger ca. W/cm 2 som måste transporteras bort, dvs säga kylning. Jämförelse: Den här ger ca W/cm 2. Som vi diskuterade förra gången i går till multipla kärnor! 38 Några Multi-core processorer Ett annat problem: Hur avstängd är transistorn? GS =5 Intel KEROM dual core ISSCC 7, 29M trans. IM/Sony/Toshiba Cell ISSCC 5, 234M trans. I D GS =4 v in = låg öppen GS =3 Fujitsu FR-, 25, 83M trans. Multi-core processorer där vi ökar beräkningskapaciteten utan att öka klockfrekvensen DS [] Dvs, hur stor är I D här?

11 Från Nolle-föreläsningen 28 Hur stor är ID vid avstängd? Source Gate Drain Gate-oxid (isolerande) ln( I DS ) Under tröskelspänningen n + n + I OFF N-kanal bildas när en positiv gate-source spänning, GS, större än tröskelspänningen, T, appliceras. p - substrat T = T + γ ( 2φF + S 2 φf ) φ F = Fermi Potential off T G GS T T k k [ GS ] I = Ie = = = Ie Länge ignorerade man I off för de flesta tillämpningar. Om vi sänker måste vi sänka T för att få hastighet. T skalning: T /I OFF Trade-off ln( I DS ) Under tröskelspänningen Prestanda mot Läckströmmar: T I OFF ln n( I DS ) I OFFL Low T High T off I OFF T G GS T T k k [ GS ] I = Ie = = = Ie och då ökar I off! I OFFH TL TH G När T minskar ökar hastigheten men läckströmmarna ökar!

12 Och så lite om minnen. Oerhört viktig del i de flesta applikationer! Stora minne blir långsamma I datorer har vi ofta en minneshirarki som möjliggör ö både Stor lagringsvolymm och Snabb access Snabbare SSD - Solid State Drives Utvecklingen av massminnen CPU Registers + Cache L Cache L2 Main memory RM? Hard drive/disc/disk anligtvis flera nivåer cache Transistor minnen Större iktor Öwall, Inst. för Elektro- och ETI Informations 25 - Föreläsning Teknologi, Lunds Universitet, ETI 25 - Föreläsning 46 Utvecklingen av massminnen 5G-997 4G US$99 ad är ett Flashminne? Halvledarminnen: ROM Read Only Memory RM Random ccess Memory 2 G US$79 FLSH 7M ETI 25 - Föreläsning 47 48

13 ad är ett Flashminne? Halvledarminnen: ROM Read Only Memory data är statisk finns kvar när strömmen slås ifrån RM Random ccess Memory data kan både läsas och skrivas försvinner när strömmen slås ifrån FLSH data kan både läsas och skrivas finns kvar när strömmen slås ifrån word word word2 word3 ROM bit bit bit2 bit3 Pull Up Placeringen av transistorer bestämmer minnesinnehållet! MOS transistorn t Flash minnen floating gate transistors Source Gate Drain Gate-oxid (isolerande) Floating gate n + n + Control gate WL L n + n + p - substrat I ett Flash-minne har vi en speciell transistor. lla platser i minnet har en transistor men vi kan elektriskt kontrollera funktionaliteten av minnescellen. WFER EPROM, EEPROM och Flash har olika sätt att styra transistorn ESS - Konsumentelektronik: Överblick ESS - Konsumentelektronik: Överblick 52

14 ROM ROM 2 N words Pull Up Pull Up bit bit bit2 bit3 word ddress- word avkodning word2 word3 addr addr N address bits ddressavkodning???? ROM ROM Pull Up Pull Up???? ddressavkodning ddressavkodning

15 Floating gate Flash minnen Floating gate transistors n + n + Control gate Floating gate är inte kontakterda Om vi laddar floating gate mycket negativt Ingen kanal Ingen transistor Om ingen laddning Kanal Transistor WL L word word word2 word3 FLSH stucture Pull Up Floating gate transistors everywhere! FLSH write, e.g. trap charge Så vart är vi på väg? Pull Up word word word2 word3 = trapped charge. Transitor is always off Same content as ROM.

16 Wrap-Gate FETs Wrap-gates Device layout Nanowire Transistor.2 Drain Wrap-gate μm Source I sd (m m) g = -2 to 2.4, step.2 g = iktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, sd () Mer om allt detta i ETI3 Digital IC konstruktion