Tenta i Digitalteknik



Relevanta dokument
Tenta i Digitalteknik

Tenta i Digitalteknik

Tenta i Digitalteknik

Tenta i Digitalteknik

Tenta i Digitalteknik

Tenta i Digitalteknik

Försättsblad till skriftlig tentamen vid Linköpings Universitet

IE1205 Digital Design: F9: Synkrona tillståndsautomater

Laboration D184. ELEKTRONIK Digitalteknik. Sekvensnät beskrivna med VHDL och realiserade med PLD

Vad bör göras? Steg 1. RISC => pipelining. Parallellism. Pipelining. Nya LDA 13. RISC(reduced instruction set computer) Öka klockfrekvensen

Tentamen i Digitala system - EDI610 15hp varav denna tentamen 4,5hp

Tentamen i IE1204/5 Digital Design måndagen den 15/

Övning1 Datorteknik, HH vt12 - Talsystem, logik, minne, instruktioner, assembler

Tentamen i IE1204/5 Digital Design Torsdag 29/

Föreläsningsanteckningar 2. Mikroprogrammering I

Tentamen i IE1204/5 Digital Design onsdagen den 5/

Digitala System: Datorteknik ERIK LARSSON

Tentamen i Digitalteknik, EITF65

Tentamen IE Digital Design Måndag 23/

Tentamen i IE1204/5 Digital Design onsdagen den 5/

Tentamen i IE Digital Design Fredag 21/

Tentamen IE Digital Design Fredag 15/

Grundläggande Datorteknik Digital- och datorteknik

Datorarkitektur I. Tentamen Lördag 10 April Ekonomikum, B:154, klockan 09:00 14:00. Följande gäller: Skrivningstid: Fråga

Sekvensnät i VHDL del 2

Institutionen för systemteknik, ISY, LiTH. Tentamen i. Tid: kl

Omtentamen IE Digital Design Måndag 14/

Tentamen med lösningar för IE1204/5 Digital Design Torsdag 15/

Digitalteknik 7.5 hp distans: 5.1 Generella sekvenskretsar 5.1.1

Tentamen med lösningar i IE1204/5 Digital Design Torsdag 29/

IE1205 Digital Design: F10: Synkrona tillståndsautomater del 2

Laboration Kombinatoriska kretsar

VHDL och laborationer i digitalteknik

IE1204/IE1205 Digital Design

Tentamen med lösningar IE Digital Design Måndag 23/

Lösningsförslag till tentamen i Digitalteknik, TSEA22

Tentamen med lösningar i IE Digital Design Fredag 21/

Tentamen med lösningar i IE Digital Design Fredag 15/

Digitalteknik och Datorarkitektur

Provmoment: Ladokkod: Tentamen ges för: Tentamen TE111B El3. Namn: Personnummer: Tentamensdatum: Tid: 14:00-18:00.

Tentamen. TSEA22 Digitalteknik 5 juni, 2015, kl

Grundläggande digitalteknik

Minnet. Minne. Minns Man Minnet? Aktivera Kursens mål: LV3 Fo7. RAM-minnen: ROM PROM FLASH RWM. Primärminnen Sekundärminne Blockminne. Ext 15.

F5 Introduktion till digitalteknik

Tentamen IE1204 Digital Design Måndag 15/

DIGITALTEKNIK. Laboration D172

Laboration Kombinatoriska kretsar

Tentamen. Datorteknik Y, TSEA28

Tentamen Datorteknik D del 2, TSEA49

Tentamen i Digitala system - EITA15 15hp varav denna tentamen 4,5hp

Laboration D159. Sekvensnät beskrivna med VHDL och realiserade med PLD. Namn: Datum: Epostadr: Kurs:

Lösningar till tentamen i EIT070 Datorteknik

Exempel 3 på Tentamen

Omtentamen med lösningar i IE1204/5 Digital Design Fredag 10/

4. Pipelining. 4. Pipelining

System S. Datorarkitektur - en inledning. Organisation av datorsystem: olika abstraktionsnivåer. den mest abstrakta synen på systemet

Tentamen Datorteknik Y, TSEA28 Datum

DIGITAL ELEKTRONIK. Laboration DE3 VHDL 1. Namn... Personnummer... Epost-adress... Datum för inlämning...

CE_O3. Nios II. Inför lab nios2time

SVAR TILL TENTAMEN I DATORSYSTEM, VT2013

Läsminne Read Only Memory ROM

Digital Design IE1204

Facit till övningsuppgifter Kapitel 4 Kombinatoriska nät Rita in funktionen i ett Karnaughdiagram och minimera

DESIGN AV SEKVENTIELL LOGIK

Sekvensnät Som Du kommer ihåg

Lösningar till tentamen i EIT070 Datorteknik

IE1204 Digital Design

Digital Aritmetik Unsigned Integers Signed Integers"

Digital Design IE1204

Tentamen med lösningar i IE1204/5 Digital Design Måndag 27/

IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare

Tentamen den 12 januari 2017 Datorarkitektur med operativsystem, EDT621

Programmerbar logik (PLD) Programmeringsspråket VHDL Kombinatoriska funktioner i VHDL för PLD Sekvensfunktioner i VHDL för PLD

-c wc. Pre- Next state Out- Vi ser att tillstånden är redan sorterade i grupper med olika utsignaler,

F2: Motorola Arkitektur. Assembler vs. Maskinkod Exekvering av instruktioner i Instruktionsformat MOVE instruktionen

Digitalteknik EIT020. Lecture 15: Design av digitala kretsar

Digital- och datorteknik

Digitalteknik och Datorarkitektur 5hp

LABORATION DATORTEKNIK D. Pipelining. Namn och personnummer. Version: (OS,OVA,AN)

Mintermer. SP-form med tre mintermer. William Sandqvist

Tentamen. EDA432 Digital- och datorteknik, It DIT790 Digital- och datorteknik, GU. Onsdag 12 Januari 2011, kl

Digital- och datorteknik

c a OP b Digitalteknik och Datorarkitektur 5hp ALU Design Principle 1 - Simplicity favors regularity add $15, $8, $11

Digital elektronik CL0090

Tentamen i Digitalteknik 5p

Foto: Rona Proudfoot (some rights reserved) Datorarkitektur 1. Datapath & Control. December

Det finns en hemsida. Adressen är

0.1. INTRODUKTION Instruktionens opcode decodas till en språknivå som är förstålig för ALUn.

Problem: BOW Bowling. Regler för Bowling. swedish. BOI 2015, dag 1. Tillgängligt minne: 256 MB

DIGITALTEKNIK. Laboration D173. Grundläggande digital logik

Styrteknik: Binära tal, talsystem och koder D3:1

Tentamen. Datorteknik Y, TSEA28

Datorteknik. Föreläsning 6. Processorns uppbyggnad, pipelining. Institutionen för elektro- och informationsteknologi, LTH. Mål

Tentamen 3. EDAxxx Grundläggande Datorteknik DIT791 Grundläggande Datorteknik, GU. Måndag xx Oktober 20xx, kl

Tentamen i Digitalteknik, EIT020

Digital Design IE1204

Omtentamen med lösningar IE Digital Design Måndag 14/

IE1204/5 Digital Design typtenta

IBM POWER4, den första flerkärniga processorn och dess pipelines.

Exempeluppgift i Logikstyrning. 1 Inledning. 2 Insignaler och utsignaler

Transkript:

Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2010-06-01 Skrivtid 9.00-14.00 (5 timmar) Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna hjälpmedel Pennor, sudd, kaffe och joltcola. Lycka till!

1 Aritmetik 10p. A 5p) Fyll i tabellen nedan, vi använder 4-bitars operander och 4-bitars resultat. För subtraktion använder vi två-komplement metoden. Status koderna är; C = Carry, V = Overflow. Operation A B Result binary Result hex Result decimal unsigned Result Decimal signed A+B 1010 0101 1000 1111 A-B 1010 0101 1000 1111 A << B 1001 0010 - - C V B 2p) Vi antar 4 bitars operander och 8 bitars resultat. Visa hur du beräknar resultatet för 0101*1101. Vad är motsvarande operander och resultat decimal unsigned. C 3p) Vi antar 4 bitars operander och 8 bitars resultat. Visa hur du beräknar resultatet för 0101*1101. Vad är motsvarande operander och resultat decimal signed.

2 Kombinatorik och logikminimering, Karnaugh 10p. Antag att kostnaden för varje komponent är proportionell mot antalet ingångar, dvs en OR med två ingångar har kostnaden 2. a)2p. Ange funtionen f(x3,x2,x1,x0) från Karnaughdiagrammet nedan som disjunktiv, alltså Sum Of Products (SOP), samt konjunktiv, alltså Product of Sums (POS ) form. OBS ingen minimering. b)1p. Rita motsvarande två nivå grindnät för SOP formen, mha OR och AND grindar med möjliga interterare på ingångarna. c)1p. Vilken är kostnaden för grindnätet 2b) d)2p. Miminera mha Karnaugh diagram funktionen från 2a i SOP form. Ange den resulterande SOP formen. e)1p. Vilken är grindnätskostnaden för den minimerade SOP formen. x3x2\x 00 01 11 10 1x0 00 1 1 01 1 1 11 1 1 10 1 1 f)1p. Antag funktionen f(x3, x2, x1, x0) enligt Karnaugh diagramet nedan. indikerar don t care. Minimera funktionen (som SOP) givet att vi sätter alla don t cares till 0. Vilken blir grindnätskostnaden för den minimerade SOP formen? g)2p. Antag funktionen f(x3, x2, x1, x0) enligt Karnaugh diagramet. indikerar Don t care. Minimera funktionen (som SOP) givet att vi kan sätta don t cares till 0 eller 1 för att minimera funktionen. Vilken blir grindnätskostnaden för den minimerade SOP formen?! x3x2\x 00 01 11 10 1x0 00 1 1 01 1 1-11 1 - - 10 - - 1 1

3 Sekvenskretsar 10p. a) 1p! Rita tillståndsgrafen för en Mooreautomat som kan detektera SEKVENSER, 1,0,1,1 b) 2p! Ställ upp en tillståndstabell med tillståndskodningen binär och en med gray kod. c) 2p! Realisera din binärkodade automat (b) mha D-vippor, och kombinatoriska grindar. d) 1p! Rita tillståndsgrafen för en Mealy automat som kan detektera SEKVENSER, 1,0,1,1 e) 1p! Ställ upp en tillståndstabell för (d) med tillståndskodningen one-hot f) 3p!! Realisera din one hot kodade automat (d) mha D-vippor, och Kombinatoriska grindar. För full poäng, använd don't care informationen och minimera grindnätet tex mha Karnaughdiagram.

4 Kretsanalys 10p. 4 a) 4p. I figuren nedan ser du en sekvensiell krets. Programpekaren, registerfilen och dataminnet är clockade (du kan se dem som D-FF). Läsningar sker asynkront från registerfil och dataminne (dvs., i samma cykel som du sätter registernummer/adress för läsning kommer utgångarna sättas (registerinnehåll/data för adress). För enkelhets skulle så antar vi clock till output delay till 0ns, för clockade komponenter. I övrigt så antar vi att komponenter har samma in till out delay för alla ingångar. Komponent!! Delay Minnen!! 40ns (data och instruktionsminnen) Registerfil!! 10ns ALU!!! 30ns Decoder!! 10ns instructions splitter!0ns (den komponent som delar upp instruktionen i fält) Branch logic!! 5ns Sign/Zero box! 5ns Muxar!! 5ns Räkna ut med hjälp av topologisk sortering delay för varje väg i konstruktionen. Observera att klockade insignaler till en komponent skall ses som utgångar för kretsen och därmed slutpunkter för topologisk sortering. 4 b). 2p. Konstanten 0x16, är fel vad borde det stå där och varför, förklara utifrån hur konstanten är tänkt att användas. 4 c). 4p. Det finns ytterligare fel i konstruktionen. Finn detta (dessa) och presentera din lösning på problemet (visa i den existerande konstruktionen i tentan Fig 4b elle på separat blad där du tydligt visa på de omkonstruktioner som behövs.

Fig 4.1 Topologisk sortering

Fig 4.2 Fixad konstruktion

4 Designuppgift 10p. Designa en synkron maskin som har: 1st instruktionsminne 1st registerfil med 14 register, (numrerade 1 till 14) 8bitar breda 1st 8bits programpekare Den skall stödja följande instruktioner: call! a! r[14] <- r[15], r[15] <- a inc! a,b! r[a] <- r[b] + 1 dec! a,b! r[a] <- r[b] - 1 cpy! a,b! r[a] <- r[b] sl! a,b! r[a] <- r[b] << 1 sr! a,b! r[a] <- r[b] >> 1 eq! a,b! exekvera nästa instruktion endast om (a == b) neq! a,b! exekvera nästa instruktion endast om (a!= b) li! a,imm!r[a] <- imm r[0] och r[15] har speciella meningar Programpekaren kan läsas/skrivas genom att peka på r[15] r[0] läses alltid 0, och skrivning till r[0] innebär att kasta bort resultatet imm är 8 bitar breda Och kunna exekvera följande program: start:! li 1, 10!!! // Load imm to reg 1! li 2, 3!!! // Load imm to reg 2! li 3, addrof(add)! // Load addr of subroutine to reg 3! call 3!!! // call subroutine pointed to by reg 3, saves the current!!!!! // program counter r[15] into r[14], see definition of call end:! li 15, addrof(end)! // Infinite loop // adds two numbers // arguments in r[1] and r[2], result in r[2] // implemented iteratively, calling add (10,1) will call add (9,2) then add(8,3).. add(1,10) then add(0,11) and then we are done add:! eq 0, 1!!! // check if r[1] is zero ( then we are done)!!!! // executes the next instruction conditionally,!!!! // see definition of eq! inc 15, 14!! // subroutine return, jump back to instruction following!!!! // the call, see definition of inc.! inc 2, 2!! // r[2] <- r[2]+1! dec 1, 1!! // r[1] <- r[1]-1! li 15, addrof(add)! // one more iteration

Tänk på följande för höga poäng: -Definiera lämpliga opkoder, samt lämplig bredd på instruktionsminnet. -Koda instruktionerna smart så att bredden på instruktionminnet blir så smalt som möjligt. -Din lösning skall vara så väl beskriven så att en realisering tex med vhdl blir enkel och rättfram -Alla instruktioner är "single cycle" Lycka Till!