Digital IC konstruktion Viktor Öwall
Transistorn: en förstärkare Power Supply Korrekt? gate drain source En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal. Ground Energin måste tillföras från t.ex. ett spänningsaggregat.
Transistorn: en förstärkare Power Supply gate drain source En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal. Ground Energin måste tillföras från t.ex. ett spänningsaggregat.
Analogt kontra digitalt Analogt få komponenter låg effekt verkliga signaler Digitalt Hög precision Komplexare algoritmer Lagringskapacitet CD/DVD, MP3, Digitalkamera, GSM, datorer, etc, etc
Vad är en transistor? Source Gate Drain I d n + n + I D N-Channel p - Halvledarkomponent V DS [V] Elektriska förhållanden V GS gate Småsignalmodell drain V DD Digitalt - Switchar V gs g m V gs g o V ds source GND
Digitalt arbetar vi i stort sätt uteslutande med CMOS transistorer. Source Gate Drain I d n + n + I D N-Channel p - Solid State Physics V DS [V] V GS Electrical Characteristics Digital transistor as a switch Small Signal Model (amplifier design) gate drain V DD V gs g m V gs g o V ds source GND
CMOS symboler drain NMOS PMOS gate source Vanligast vid digitalt! Substratet förutsetts kopplat till GND för NMOS och VDD för PMOS om inget annat anges.
Grundbulten: MOS transistorn (Metal Oxide Semiconductor) Source N-kanal Gate Drain n + n + Gate-oxid (isolerande) p - substrat WAFER
Periodiska Systemet
MOS transistor (Metal Oxide Semiconductor) Source N-kanal Gate Drain n + n + Gate-oxid (isolerande) N-kanal bildas när en positiv gate-source spänning, V GS, större än tröskelspänningen, V T, appliceras. p - substrat
NMOS: utgångsdiagram som vi konstruerade på Nolleföreläsningen! D Ökande V GS v in G S I D 2 3 4 5 V DS [V]
NMOS som switch v in = hög a sluten D v in G S I D v in = låg a öppen 2 3 4 5 V DS [V]
PMOS transistor as a switch V DS [V] v in = hög a öppen V DD v in G S D V GS v in = låg a sluten V GS V GS I D
Digitala kretsar CMOS Inverteraren V DD GND
CMOS Inverteraren med transistorn som switch V DD hög in a NMOS sluten PMOS öppen Ut kopplad till GND a låg GND
CMOS Inverteraren med transistorn som switch V DD ID GND
CMOS Inverteraren med transistorn som switch V DD låg in a NMOS öppen PMOS sluten Ut kopplad till VDD a hög GND
CMOS Inverteraren med transistorn som switch V DD GND
CMOS Inverteraren V OUT Ideal Idealt slår transistorerna om som strömbrytare vid V DD /2. Men hur är det egentligen? V dd /2 V IN
CMOS Inverteraren V OUT Ideal V OUT N Off P Lin Verklig N Sat P Lin Inget omedelbart omslag N Sat P Sat N Lin P Sat N Lin P Off V dd /2 V IN Omslagspunkt varierar V dd /2 V IN
Omslagstid V OUT N Off P Lin Verklig N Sat P Lin Vad beror omslagstiden på? N Sat P Sat N Lin P Sat N Lin P Off V IN
Omslagstid V OUT N Off P Lin Verklig N Sat P Lin Vad beror omslagstiden på? N Lin P Sat N Sat P Sat N Lin P Off En kapacitans som inkluderar såväl interna som externa bidrag, t.ex. kapacitansen från ingången till nästa steg. V IN
Hur konstruerar vi som ingenjörer tex en inverterare? Om alls så i datorn. Ofta kommer dessa grundkomponenter i ett cellbibliotek. Mer om detta nästa vecka.
P-Channel N-Well P-Substrate N-Channel
Logiska grindar, NAND V DD A B Truth Table A B OUT A B OUT GND
Logiska grindar, NAND V DD Sanningstabell A B A B OUT A OUT B GND
Logiska grindar, NAND V DD Sanningstabell A B A B UT A UT B GND
Logiska grindar, NAND V DD Sanningstabell A B A B UT A UT B GND
Logiska grindar, NAND V DD Sanningstabell A B A B UT A UT B GND
Logiska grindar, NAND V DD Sanningstabell A B A B UT A UT B GND
V DD Logiska grindar A B V dd V dd V dd A f NAND f AND B PMOS GND NAND + Inverter a AND NAND AND A B NAND AND A B GND GND NMOS Amerikansk & Europeisk
NAND Two Input NAND/ AND Inverter.8 mm CMOS
Logisk Funktion? V DD Sanningstabell A B UT A B UT A B GND
Logisk Funktion: NOR V DD Sanningstabell A B UT A B UT A B GND Amerikansk Europeisk
...och nu en adderare msb = most signifcant bit cout msb a msb b msb S msb cin msb a i+b i+ lsb = least signifcant bit S i+ cout i a i b i S i cin i minnessiffra eller carry A B Cin S Cout
...och nu en adderare msb = most signifcant bit cout msb a msb b msb S msb cin msb a i+b i+ lsb = least signifcant bit S i+ cout i a i b i S i cin i minnessiffra eller carry A B Cin S Cout
...och nu en adderare msb = most signifcant bit cout msb a msb b msb S msb cin msb a i+b i+ lsb = least signifcant bit S i+ cout i a i b i S i cin i minnessiffra eller carry A B Cin S Cout
Heladderare i CMOS, bit A B UT XOR A B Cout Cin S
Exempel på Heladderare i CMOS, bit A B V DD B A B V DD C A B V DD C A C o C S C A C A B B A B C B A Mer i Digitaltekniken!
4 bitars adderare
Integrerade kretsar av olika komplexitet AND-Gate 6 Transistorer Filter - Transistorer FFT - Million Transistorer
Och sen går vi bara vidare! Intel Pentium 4 (2) 42 million transistors.8mm /.5GHz
och vidare, tex Intel SandyBridge! 32 nm 64 bit 4 995 Transistors ~3.5 GHz 26 mm 2 (x Pentium 4)
Antalet transistorer per chip dubbleras var år. (965) Moores Lag Ändrar 975 till vartannat år. Gordon Moore En av Intels grundare
Moores lag 27 ca 5 milliarder transistor idag 45
Så vad är problemet? Fysiken Hastigheten Effektförbrukningen Det är L som anger processen, t.ex. 45nm
Hastigheten T pd = k C V L V - DD V ( DD T ) 2 Minskad kapacitans ger snabbare krets vilket kommer med ny process. Högre matningsspänning ger snabbare kretsar men transistorerna brinner upp och...
Klockning av processorer! Intel Pentium 4 (2) 42 million transistors.8mm /.5GHz Hur ser den ut här? Om jag skickar in en klocka här. Kanske så här. Och hur bra funkar datorn då? Ofta mer än 5% av effekten i att fixa till klockan.
Effektförbrukningen (dynamisk) V DD Charge Discharge P = fcv 2 dynamic L DD
CPU power consumption Pentium IV chip area.3 cm 2 (i 3 nm technology) Detta ger ca. W/cm 2 som måste transporteras bort, dvs säga kylning. Jämförelse: Den här ger ca W/cm 2. www.xbitlabs.com 5
Så vad är problemet? Fysiken Hastigheten Effektförbrukningen Det är L som anger processen, t.ex. 45nm Mer i Digitaltekniken!
Klockfrekvensen ökar inte längre http://www.tomshardware.com/reviews/ http://www.linuxjournal.com/article/936 Vad gör vi? Vi går till multipla kärnor!
Och så lite om minnen. Oerhört viktig del i de flesta applikationer! Stora minne blir långsamma a I datorer har vi ofta en minneshirarki som möjliggör både Stor lagringsvolymm och Snabb access Snabbare SSD - Solid State Drives CPU Registers + Cache L Cache L2 Main memory RAM? Hard drive/disc/disk Vanligtvis flera nivåer cache Transistor minnen Större 26--6 Viktor Öwall, Inst. för Elektro- och ETI Informations 25 - Föreläsning Teknologi, Lunds Universitet, www.eit.lth.se 53
Utvecklingen av massminnen 26--6 ETI 25 - Föreläsning 54
Utvecklingen av massminnen 5GB-997 4GB US$99 7MB-99 2 GB US$79 Siffror från 26 26--6 ETI 25 - Föreläsning 55
Vad är ett Flashminne? Halvledarminnen: ROM Read Only Memory RAM Random Access Memory FLASH 56
Vad är ett Flashminne? Halvledarminnen: ROM Read Only Memory data är statisk finns kvar när strömmen slås ifrån RAM Random Access Memory data kan både läsas och skrivas försvinner när strömmen slås ifrån FLASH data kan både läsas och skrivas finns kvar när strömmen slås ifrån
ROM V DD Pull Up word word GND word2 word3 bit bit bit2 bit3 GND Placeringen av transistorer bestämmer minnesinnehållet!
MOS transistorn Source Gate Drain Gate-oxid (isolerande) n + n + p - substrat WAFER 27-9-3 ESS - Konsumentelektronik: Överblick 59
Flash minnen floating gate transistors Floating gate Control gate WL BL n + n + I ett Flash-minne har vi en speciell transistor. Alla platser i minnet har en transistor men vi kan elektriskt kontrollera funktionaliteten av minnescellen. EPROM, EEPROM och Flash har olika sätt att styra transistorn.
Flash minnen Floating gate transistors Floating gate Control gate WL BL n + n + Floating gate är inte kontakterda Om vi laddar floating gate mycket negativt a Ingen kanal aingen transistor Om ingen laddning a Kanal a Transistor
FLASH stucture V DD Pull Up word word GND word2 word3 GND Floating gate transistors everywhere!
FLASH write, e.g. trap charge V DD Pull Up word word GND word2 word3 GND = trapped charge. Transitor is always off a Same content as ROM.
Så vart är vi på väg?
FINFETs/Trigates
Wrap-Gate FETs Wrap-gates Device layout Nanowire Transistor.4.2. V g = -2 V to 2.4 V, V step.2 V V g =2.4 V Drain Wrap-gate Source. μm..5. V Viktor Öwall, Inst. för Elektro- och Informations Teknologi, Lunds Universitet, sd (V) www.eit.lth.se I sd (ma).8.6.4.2.5
Mer om allt detta i EIT2 Digitalteknik och senare i ETI3 Digital IC konstruktion