LABORATIONSINSTRUKTION

Högskolan Dalarna Elektroteknik LORTION LORTIONSINSTRUKTION Typdata, Grindar, ooleska uttryck KURS Digitalteknik L NR 1 INNEHÅLL 1. Labdäcket IDL-8 2. Olika logikfamiljer 3. Grindar 4. Experiment med olika aktiva nivåer 5. XNOR/XOR-grinden 6. Paritetsgenerator 7. Felkorrigering vid dataöverföring 8. Fördröjningstid, propagation delay time 9. Effektförbrukning för CMOS-logik NMN KOMMENTRER PROGRM/KURS UTFÖRD GODKÄND SIGN

Laboration nr 1 Digitalteknik FÖREREDELSEUPPGIFTER Läs igenom hela laborationshandledningen och besvara nedanstående frågor innan laborationstillfället: 1. Förklara vad som menas positiv respektive negativ logik. 2. Förklara vad som menas med störmarginal. 3. Förklara vad som menas med fördröjningstiden t pd. 4. Förklara vad beteckningen VOHMIN står för. 5. Förklara vad beteckningen V OLMX står för. 6. Förklara vad beteckningen V IHMIN står för. 7. Förklara vad beteckningen VILMX står för. 8. Förklara vad beteckningen ICC står för. Lab nr 1-1 - pls24-1-2

Laboration nr 1 Digitalteknik Innehåll: Syfte: Inledande studium av digitalteknikens minsta byggstenar, grindfunktionerna och några typdata för logiska kretsar. tt praktiskt få studera grindars beteende och se knytningen till motsvarande ooleska funktionsuttryck, samt att stifta bekantskap med en logik-familj. 1 Labdäcket IDL-8 I denna labkurs kommer vi att använda ett s.k. labdäck till att göra våra uppkopplingar på. Kopplingarna kan även att simuleras med en programvara, MultiSIM som är en vidareutveckling av Electronics Workbench. På kopplingsdäcket monteras alla komponenter enkelt på en kopplingsplatta. På kopplingsplattan finns ett antal fasta förbindelser (se fig.) och övriga elektriska förbindningar görs med enkeltrådiga kopplingstrådar som sticks in i plattan i anslutning till resp. komponent. eståndsdelar: Kopplingsfält med kopplingsplatta 2 st variabla spänningar, -15V 2 st fasta spänningar, +5V, -5V Digitalvoltmeter (DVM) Signalgenerator, sinus, triangel, fyrkantvåg Div. strömbrytare och tryckknappar Indikatorer, lysdioder, 7-segment-display Kopplingsfältets interna förbindning framgår av figuren. De horisontella förbindningarna i över- resp. underkant används lämpligen till att distribuera matningsspänning och V. Observera att de horisontella förbindningarna är avbrutna på mitten! Lätt att glömma! På senare varianter av IDL8 är kopplingsplattan utformad på ett annat sätt men principen är densamma. Kopplingsplattans inre förbindning OS! vbrott! Lab nr 1-2 - pls24-1-2

2 Olika logikfamiljer rbetet med att sätta samman större digitala konstruktioner underlättas i högsta grad av den rika flora av digitala integrerade kretsar som idag produceras. Texas Instruments (TI), en stor IC-tillverkare i US, har sedan länge etablerat en de-facto standard i form av en kretsfamilj benämnd TTL. TTL-familjens byggblock återfinns också i en helt annan halvledarteknologi, nämligen CMOS, Complementary Metal Oxide Semiconductor. I denna teknologi byggs kretsarna av MOS-fälteffekttransistorer, MOSFET, vilka alltid inkopplas parvis i form av komplementära par (N + P). TI ger ut en omfattande databok med beskrivningar över samtliga kretsar inom respektive familj. Numera finns motsvarande information på CD-ROM eller kan hämtas direkt via internet på www.ti.com. Några databöcker finns också tillgängliga i labsalen För att underlätta ihopkoppling av byggstenarna inom familjen, har alla TTL/HC-kretsar en viss standardiserad mekanisk utformning, matningsspänning (Vcc) och noggrant definierade logiska nivåer. Detta gäller t.ex: matningsspänning (HC): Vcc = 2-6 V (LSTTL): Vcc = +5 V (±,25V) Vid 5 V matning gäller: HC: insignaler i intervallet - 1, V tolkas som låg nivå () insignaler i intervallet 3,5-5, V tolkas som hög nivå (1) utsignaler vid låg () nivå är, -,1 V vid I OL = 2 µ utsignaler vid hög (1) nivå är 4,9.- 5, V vid I OH = 2 µ LSTTL: insignaler i intervallet -,8 V tolkas som låg nivå () insignaler i intervallet 2, - 5, V tolkas som hög nivå (1) utsignaler vid låg () nivå är, -,4 V vid I OL = 4 m utsignaler vid hög (1) nivå är 2,7-5, V vid I OH =,4 m Ovanstående medför att man direkt kan koppla utsignalen från en krets vidare till en eller flera ingångar på andra kretsar inom samma familj. Kretsar från olika familjer kan inte kopplas ihop utan vidare. Ett exempel är utsignalen från LSTTL vid hög nivå som inte är tillräckligt hög för att passa till HC-familjen. För HC-kretsarna finns det två varianter som är bra att känna till: 74HC Relativt snabba CMOS-kretsar, 2-6 V matning 74HCT Som HC och anpassad till TTL-nivåer, 4,5-5,5 V matning De olika kretsarna i TTL och HC-familjerna identifieras med unika nummerbeteckningar. T.ex. 74, 74138, 74161. Numren har ingen speciell betydelse utan är endast löpnummer med början på 74. lla industriklassade kretsar inom HC- och TTL-familjerna har nummer som inleds med 74. Därför kallas ibland HC- och andra TTL-varianter för 74- familjen. Lab nr 1-3 - pls24-1-2

Kretsar som i stället för 74 inleds med 54 i beteckningen, har samma funktion som motsv. 74-krets men klarar att upprätthålla denna funktion under svårare yttre betingelser vad gäller matningsspänning och temperatur. 54-serien används därför ofta i t.ex. militära tillämpningar. Under årens lopp har ytterligare familjer av TTL-kretsar utvecklats och utvecklingen kommer att fortsätta. Exempel på nyare varianter är: 74C, (dvanced CMOS-logic) 74T, (dvanced icmos technology 74LV, (Low Voltage) Det viktigaste vid laborationerna är att förstå de olika kretsarnas logiska funktion och känna till vilka typdata som finns definierade för de olika familjerna. Det är också mycket viktigt att inse att mer och mer funktioner kan integreras i samma kapsel och att kretsar med standardfunktioner ofta ersätts med programmerbar logik. De logiska grundfunktionerna är trots det viktiga att känna till för att förstå hur de mer komplexa kretsar fungerar. Vid laborationerna kommer 74HC-familjen (High-Speed CMOS) och 74LS (TTL Lowpower Scottky) att användas. 74HC-familjen finns i samma utföranden som LS/TTL men komponenterna kan enligt tidigare nämnt inte blandas i samma konstruktion. Om man vill använda båda familjerna kan 74HCT användas. TTL-och HC-kretsar har en egenhet som är viktig att känna till: För TTL gäller att oanslutna ingångar tolkas oftast som hög nivå (etta). Detta p.g.a. att kretsens ingångssteg har en sådan uppbyggnad att man aktivt måste dra ner ingången till låg nivå. Om man lämnar en ingång oansluten, flyter den upp till en spänningsnivå som oftast tolkas som hög. För HC gäller att oanslutna ingångar är mycket störkänsliga och lätt kan fånga upp yttre elektriska störningar som av kretsen kan komma att tolkas som giltiga digitala signaler. nslut därför alla icke använda ingångar till eller 1, beroende på kopplingens funktion. 3 Grindar De mest grundläggande byggstenarna inom digitaltekniken utgörs av de s.k. grindfunktionerna. Namnet grind kommer av att man med dessa byggstenar villkorligt kan hindra (grinda) en digital signal från att komma vidare, förbi grinden. De två grundtyperna är: OCH-grinden (ND) resp. ELLER-grinden (OR). Dessutom finns inverterad OCH (NND) resp. inverterad ELLER (NOR). Grindarna finns i olika varianter med två eller flera ingångar. Lab nr 1-4 - pls24-1-2

Uppgift: Koppla upp en av nedanstående grundläggande grindfunktioner med HC eller LS/TTLgrindar på labdäcket. nvänd t.ex. TI:s datablad eller ELF-katalogen för att identifiera anslutningspinnar för signaler och matningsspänningar. Undersök grindens funktion genom att låta insignalerna styras av labdäckets omkopplare (SW-7) och samtidigt avläsa utsignalen med hjälp av labdäckets lysdioder. (tt koppla lysdioder direkt till en digital utgång är normalt inte att rekommendera. Vid mindre experimentuppkopplingar kan detta dock accepteras.) Fyll i funktionstabellerna för samtliga grindfunktioner samt ange grindtyp och det ooleska funktionsuttrycket för resp. grind. Viktigt: Knytningen mellan logisk och fysisk representation bestäms i denna labkurs till att alltid vara: = L (Låg nivå) Positiv logik! 1 = H (Hög nivå) 74HC8 74HC & Y & Y Grindtyp: ND Grindtyp: Y Y 1 1 1 1 1 1 1 1 Logisk funktion: Y= Logisk funktion: Y= 74HC32 74HC2 >1 _ Y >1 _ Y Grindtyp: Grindtyp: Y Y 1 1 1 1 1 1 1 1 Logisk funktion: Y= Logisk funktion: Y= Lab nr 1-5 - pls24-1-2

eskriv med ord vad som krävs för att utsignalen Y skall bli 1 för ND- resp. OR-grinden. ND: OR: Y=1 om Y=1 om eskriv med ord vad som krävs för att utsignalen Y skall bli för ND- resp. OR-grinden. ND: OR: Y= om Y= om v dina egna formuleringar ovan bör det framgå att en OCH-grind har ett OCH-beteende för ettor (aktivt höga signaler) men att den också har ett -beteende för nollor (aktivt låga signaler). På motsvarande sätt bör det också framgå att en ELLER-grind har ett ELLER-beteende för ettor (aktivt höga signaler) men att den också har ett -beteende för nollor (aktivt låga signaler). Ovanstående slutsatser är mycket viktiga eftersom det i praktiken förekommer många signaler som har en låg aktiv nivå. Lab nr 1-6 - pls24-1-2

4 Experiment med olika aktiva nivåer Uppgift: Konstruktion av ett enkelt brandlarm. ntag att du skall bygga en logik som känner av två st. branddetektorer och som ger signalen LRM då någon av detektorerna signalerar eld. Hög nivå (etta) på larmledningen anses betyda att eld har brutit ut och att larmklockor skall börja ljuda. Signalen LRM är således aktivt hög. a) Eld signaleras av en detektor genom att dess utsignal går hög (etta). Kalla utsignalerna från detektorerna för ELD1 resp. ELD2. Visa hur du med en grind och angivna signalnamn bygger larmlogiken. b) ntag nu att detektorerna indikerar eld med aktivt låga signaler istället. Detta markeras genom att signalnamnen skrivs med ett inversstreck ovanför namnet eller att bokstaven n läggs till i slutet: ELD1 resp. ELD2 eller ELD1n resp ELD1n åda beteckningarna innebär att signalerna är aktivt låga. eteckningen med n är mycket vanlig när logiken beskrivs med vhdl. Visa hur du med en grind och angivna signalnamn bygger larmlogiken. Lab nr 1-7 - pls24-1-2

5 XNOR/XOR - grinden Nedanstående nät kan användas för att kontrollera huruvida de två insignalerna, är lika eller ej. nvänd kopplingsschemat för att ta fram ett logiskt uttryck för utsignalen EQ och fyll i funktionstabellen. Skriv funktionsuttrycket på så enkel form som möjligt med de normal booleska operatorerna. nge även EQ med hjälp av XOR-operatorn. EQ = & >1 _ >1 _ EQ EQ 1 1 1 1 Fyll i funktionstabellen för XOR-grinden (exklusivt-eller) samt teckna motsvarande funktionsuttryck. 74HC86 =1 Y Y 1 1 1 1 Logisk funktion: Y = Jämför XOR-grindens funktionstabell med motsvarande för den nyss undersökta likhetsdetektorn. Vilken relation råder mellan Y och EQ? Y = Visa hur man med endast 2 st. XOR-grindar kan realisera funktionen EQ: Lab nr 1-8 - pls24-1-2

6 Paritetsgenerator En paritetsgenerator kan byggas mycket enkelt med hjälp av XOR-grindar. Koppla upp nedanstående styrbara paritetsgenerator för 4-bitars ord och avgör vilken typ av paritet som den genererar för olika värden på styringången S. Observera att om S är inställd för jämn paritet skall det alltid vara ett jämnt antal ettor på datakanalens 5 bitar. Skriv in stiftnumren i figuren. D D1 D2 D3 =1 =1 74HC86 =1 =1 P D D1 D2 D3 S P Datakanal S = ==> - paritet S = 1 ==> - paritet 7 Felkorrigering vid dataöverföring, extra uppgift Vid dataöverföring kan ett fel i en bit upptäckas och korrigeras med nedanstående koppling. Till kopplingen kommer 7 databitar (DU1..DU7), där bitarna DU1, DU2 och DU4 är kontrollbitar och de övriga bitarna innehåller informationen. Varje kontrollbit har fått ett värde så pariteten är jämn på kontrollbiten + de 3 tillhörande databitarna, se kopplingen. 74HC28 DU7 DU5 DU3 DU1 C D E F G H I 2k EVEN ODD DU7 DU6 DU3 DU2 DU7 DU6 DU5 DU4 74HC28 C D E F G H I 2k EVEN ODD 74HC28 C D E F G H I 2k EVEN ODD 1 1 2 4 74HC138 IN/OCT & EN 1 2 3 4 5 6 7 DU1 DU2 DU3 DU4 DU5 DU6 DU7 NOERROR 74HC85 =1 DC1 =1 DC2 =1 DC3 =1 DC4 =1 DC5 =1 DC6 =1 DC7 Studera kopplingen och verifiera att funktionen är korrekt. Vilka nackdelar/fördelar har kopplingen? Lab nr 1-9 - pls24-1-2

8 Fördröjningstid, propagation delay time (tpd) En mycket viktiga parameter för digitala kretsar är fördröjningen t pd (propagation delay time tpd) mellan insignal och utsignal. Fördröjningen tpd är den tid som kretsen behöver för att en förändring av insignalen ska passera genom alla interna transistorer tills utsignalen har fått sitt nya värde. ndra viktiga tidsparametrar är stigtid tr (rise time) och falltid tf (fall time). Med nedanstående koppling kan man jämföra in- och utsignal för en NND.grind och se hur stor fördröjningen är. I kopplingen används en signalgenerator som måste ge en fyrkantvåg som inte innehåller negativa spänningar. På de flesta signalgenerator finns en utgång som är märkt TTL-CMOS som kan användas till detta. För att erhålla en bra fyrkant våg kan signalgeneratorn anslutas till en extra NND-grind enligt figuren. OS använd matningsspänningen Vcc = 6 V i kopplingen. 6V & 6V & Utgången TTL-CMOS 6 V pulshöjd CH1 CH2 Koppla upp kopplingen och mät fördröjningarna t phl och t plh. Eftersom vi nu rör oss med tider ner mot några nanosekunder är mätningen på gränsen av vad vår utrustning klarar. En uppskattning av tiderna kan emellertid göras. nvänd högsta möjliga frekvens på insignalen. 5% 5% tphl tplh 5% 5% Fyll i tabellen. 74HC Enligt datablad Uppmätt t pd max t phl t plh t pd medel Kommentar: Lab nr 1-1 - pls24-1-2

9 Effektförbrukning för CMOS-logik För traditionell CMOS-logik. t.ex. 74HC-familjen, gäller att den statiska effektförbrukningen är mycket liten. I viloläge och obelastad går enbart läckströmmar genom MOS-transistorerna och strömmarna är i princip omätbara med normala instrument. Den väsentliga effektförbrukningen är i stället dynamisk och orsakas av omslag från Hög till Låg nivå och tvärtom. Den dynamiska effektförbrukningen beror till största delen på uppoch urladdning av kretsens belastningskapacitans och är lika med P = Vdd 2 CL f där Vdd är CMOS-kretsens matningsspänning, C L belastningskapacitansen och f omslagsfrekvensen. För nyare CMOS-familjer med lägre matningsspänning har läckströmmar och andra effekter större inverkan men det ingår inte i den här kursen. För att mäta effektförbrukningen för en CMOS-krets av HC-typ kan man använda kopplingen från föregående uppgift och variera frekvensen från signalgeneratorn. Statiska mätningar: Mät hela kretsens strömförbrukning då alla ingångar är låga. V cc = 6 V Enligt datablad I CCMX Uppmätt I CC Kommentar: Lab nr 1-11 - pls24-1-2

Dynamiska mätningar: Mät strömförbrukningen för olika frekvenser på inspänningen enligt tabell. nvänd utgången TTL-CMOS på signalgeneratorn. Kontrollera med oscilloskop. Signalen skall kopplas till samtliga ingångar på kretsen. 74HC 1 Hz 1 Hz 1 khz 1 khz 1 khz 1 MHz ICC [ ] 1m 1m 1m 1 µ 1 µ 1 µ 1n 1n 1n 1 1 1 1k 1k 1k 1M 1M 1M f [Hz] Vilket samband råder mellan frekvens och strömförbrukning : Lab nr 1-12 - pls24-1-2