LABORATIONSINSTRUKTION LABORATION. Typdata, Grindar, Booleska uttryck KURS LAB NR. Digitalteknik INNEHÅLL. 1. Labdäcket IDL-800

Transkript

1 Högskolan Dalarna Elektroteknik LABORATION LABORATIONSINSTRUKTION Typdata, Grindar, Booleska uttryck KURS Digitalteknik LAB NR 1 INNEHÅLL 1. Labdäcket IDL Olika logikfamiljer, historia 3. Grindar 4. Experiment med olika aktiva nivåer 5. Paritetsgenerator 6. Fördröjningstid, propagation delay time 7. Effektförbrukning för CMOS-logik NAMN KOMMENTARER PROGRAM/KURS UTFÖRD GODKÄND SIGN

2 Laboration nr 1 Digitalteknik FÖRBEREDELSEUPPGIFTER Läs igenom hela laborationshandledningen och besvara nedanstående frågor innan laborationstillfället: 1. Förklara vad som menas positiv respektive negativ logik. 2. Förklara vad som menas med störmarginal. 3. Förklara vad som menas med fördröjningstiden t pd. 4. Förklara vad beteckningen VOHMIN står för. 5. Förklara vad beteckningen V OLMAX står för. 6. Förklara vad beteckningen V IHMIN står för. 7. Förklara vad beteckningen VILMAX står för. 8. Förklara vad beteckningen ICC står för. Lab nr pls

3 Laboration nr 1 Digitalteknik Innehåll: Syfte: Inledande studium av digitalteknikens minsta byggstenar, grindfunktionerna och några typdata för logiska kretsar. Att praktiskt få studera grindars beteende och se knytningen till motsvarande Booleska funktionsuttryck, samt att stifta bekantskap med en logik-familj. 1 Labdäcket IDL-800 I denna laboration kommer vi att använda ett s.k. kopplingsdäck för våra uppkopplingar. På kopplingsdäcket monteras alla komponenter enkelt på en kopplingsplatta. På kopplingsplattan finns ett antal fasta förbindelser (se fig.) och övriga elektriska förbindningar görs med enkeltrådiga kopplingstrådar som sticks in i plattan i anslutning till resp. komponent. Beståndsdelar: Kopplingsfält med kopplingsplatta 2 st variabla spänningar, 0-15V 2 st fasta spänningar, +5V, -5V Digitalvoltmeter (DVM) Signalgenerator, sinus, triangel, fyrkantvåg Div. strömbrytare och tryckknappar Indikatorer, lysdioder, 7-segment-display Kopplingsfältets interna förbindning framgår av figuren. De horisontella förbindningarna i över- resp. underkant används lämpligen till att distribuera matningsspänning och 0V. Observera att de horisontella förbindningarna är avbrutna på mitten! Lätt att glömma! På senare varianter av IDL800 är kopplingsplattan utformad på ett annat sätt men principen är densamma. Kopplingsplattans inre förbindning OBS! Avbrott! Lab nr pls

4 2 Olika logikfamiljer, historia Texas Instruments (TI), en stor IC-tillverkare i USA, etablerade på 1970-talet en standard för digitala kretsar i form av en kretsfamilj benämnd TTL (Transistor-Transistor Logik). TTL-familjens logik bestod av bipolära transistorer som kopplades samman för att åstadkomma önskad logisk funktion. Något senare utvecklades en annan halvledarteknologi nämligen CMOS (Complementary Metal Oxide Semiconductor). I denna teknologi byggs kretsarna av MOS-fälteffekttransistorer, MOSFET, som alltid inkopplas parvis i form av komplementära transistorpar (N + P). Fördelen med CMOS-kretsarna var bl.a. lägre effektförbrukning, mindre area och varierbar matningsspänning. För mer komplexa kretsar blev CMOS den absolut vanligaste teknologin och idag används nästan bara CMOS-kretsar för digitala konstruktioner. TI utvecklade även CMOS-kretsar som i princip följde den gamla TTL-standarden. Ett exempel är HC-familjen, se nedan. TI ger ut en omfattande databok med beskrivningar över samtliga kretsar inom respektive familj. Numera finns motsvarande information på CD-ROM eller kan hämtas direkt via internet på För att underlätta ihopkoppling av byggstenarna inom familjen, har alla TTL/HC-kretsar en viss standardiserad mekanisk utformning, matningsspänning (Vcc) och noggrant definierade logiska nivåer. Detta gäller t.ex: matningsspänning (HC): Vcc = 2-6 V (LSTTL): Vcc = +5 V (±0,25V) För LSTTLgäller: insignaler i intervallet 0-0,8 V tolkas som låg nivå (0) insignaler i intervallet 2,0-5,0 V tolkas som hög nivå (1) utsignaler vid låg (0) nivå är 0,0-0,4 V vid I OL = 4 ma utsignaler vid hög (1) nivå är 2,7-5,0 V vid I OH = 0,4 ma För HCgäller vid 5 V matning: insignaler i intervallet 0-1,0 V tolkas som låg nivå (0) insignaler i intervallet 3,5-5,0 V tolkas som hög nivå (1) utsignaler vid låg (0) nivå är 0,0-0,1 V vid I OL = 20 µa utsignaler vid hög (1) nivå är 4,9.- 5,0 V vid I OH = 20 µa Ovanstående medför att man direkt kan koppla utsignalen från en krets vidare till en eller flera ingångar på andra kretsar inom samma familj. Kretsar från olika familjer kan inte kopplas ihop utan vidare. Ett exempel är utsignalen från LSTTL vid hög nivå som inte är tillräckligt hög för att passa till HC-familjen. För HC-kretsarna finns det två varianter som är bra att känna till: 74HC Relativt snabba CMOS-kretsar, 2-6 V matning 74HCT Som HC och anpassad till TTL-nivåer, 4,5-5,5 V matning De olika kretsarna i TTL och HC-familjerna identifieras med unika nummerbeteckningar. T.ex. 7400, 74138, Numren har ingen speciell betydelse utan är endast löpnummer med början på Alla industriklassade kretsar inom HC- och TTL-familjerna har nummer som inleds med 74. Därför kallas ibland HC- och andra TTL-varianter för 74- familjen. Lab nr pls

5 Kretsar som i stället för 74 inleds med 54 i beteckningen, har samma funktion som motsv. 74-krets men klarar att upprätthålla denna funktion under svårare yttre betingelser vad gäller matningsspänning och temperatur. 54-serien används därför ofta i t.ex. militära tillämpningar. Under årens lopp har ytterligare familjer av TTL-kretsar utvecklats. Exempel på nyare varianter är: 74AC, (Advanced CMOS-logic) 74ABT, (Advanced BiCMOS technology 74LV, (Low Voltage) Det viktigaste vid laborationen är att förstå de olika kretsarnas logiska funktion och känna till vilka typdata som finns definierade för de olika familjerna. Det är också mycket viktigt att inse att mer och mer funktioner kan integreras i samma kapsel och att kretsar med standardfunktioner ofta ersätts med programmerbar logik. De logiska grundfunktionerna är trots det viktiga att känna till för att förstå hur de mer komplexa kretsar fungerar. Vid laborationen kommer enbart 74HC-familjen (High-Speed CMOS) att användas. 74HCfamiljen finns i samma utföranden som LS/TTL men komponenterna kan enligt tidigare nämnt inte blandas i samma konstruktion. Om man vill använda båda familjerna kan 74HCT användas. TTL-och HC-kretsar har en egenhet som är viktig att känna till: För TTL gäller att oanslutna ingångar tolkas oftast som hög nivå (etta). Detta p.g.a. att kretsens ingångssteg har en sådan uppbyggnad att man aktivt måste dra ner ingången till låg nivå. Om man lämnar en ingång oansluten, flyter den upp till en spänningsnivå som oftast tolkas som hög. För HC gäller att oanslutna ingångar är mycket störkänsliga och lätt kan fånga upp yttre elektriska störningar som av kretsen kan komma att tolkas som giltiga digitala signaler. Anslut därför alla icke använda ingångar till 0 eller 1, beroende på kopplingens funktion. Lab nr pls

6 3 Grindar De mest grundläggande byggstenarna inom digitaltekniken utgörs av de s.k. grindfunktionerna. Namnet grind kommer av att man med dessa byggstenar villkorligt kan hindra (grinda) en digital signal från att komma vidare, förbi grinden. De två grundtyperna är: OCH-grinden (AND) resp. ELLER-grinden (OR). Dessutom finns inverterad OCH (NAND) resp. inverterad ELLER (NOR). Grindarna finns i olika varianter med två eller flera ingångar. Uppgift: Koppla upp en av nedanstående grundläggande grindfunktioner med HC eller LS/TTLgrindar på labdäcket. Använd t.ex. TI:s datablad eller ELFA-katalogen för att identifiera anslutningspinnar för signaler och matningsspänningar. Undersök grindens funktion genom att låta insignalerna styras av labdäckets omkopplare (SW0-7) och samtidigt avläsa utsignalen med hjälp av labdäckets lysdioder. Fyll i funktionstabellerna för samtliga grindfunktioner samt ange grindtyp och det Booleska funktionsuttrycket för resp. grind. Viktigt: Knytningen mellan logisk och fysisk representation bestäms i denna labkurs till att alltid vara: 0 = L (Låg nivå) Positiv logik! 1 = H (Hög nivå) 74HC08 74HC00 A B & Y A B & Y Grindtyp: AND Grindtyp: A B Y A B Y Logisk funktion: Y=A B Logisk funktion: Y= A B 74HC32 74HC02 >1 _ Y A B >1 _ Y Grindtyp: Grindtyp: A B Y A B Y Logisk funktion: Y= Logisk funktion: Y= Lab nr pls

7 Beskriv med ord vad som krävs för att utsignalen Y skall bli 1 för AND- resp. OR-grinden. AND: OR: Y=1 om Y=1 om Beskriv med ord vad som krävs för att utsignalen Y skall bli 0 för AND- resp. OR-grinden. AND: OR: Y=0 om Y=0 om Av dina egna formuleringar ovan bör det framgå att en OCH-grind har ett OCH-beteende för ettor (aktivt höga signaler) men att den också har ett -beteende för nollor (aktivt låga signaler). På motsvarande sätt bör det också framgå att en ELLER-grind har ett ELLER-beteende för ettor (aktivt höga signaler) men att den också har ett -beteende för nollor (aktivt låga signaler). Ovanstående slutsatser är mycket viktiga eftersom det i praktiken förekommer många signaler som har en låg aktiv nivå. Lab nr pls

8 4 Experiment med olika aktiva nivåer Uppgift: Konstruktion av ett enkelt brandlarm. Antag att du skall bygga en logik som känner av två st. branddetektorer och som ger signalen LARM då någon av detektorerna signalerar eld. Hög nivå (etta) på larmledningen anses betyda att eld har brutit ut och att larmklockor skall börja ljuda. Signalen LARM är således aktivt hög. a) Eld signaleras av en detektor genom att dess utsignal går hög (etta). Kalla utsignalerna från detektorerna för ELD1 resp. ELD2. Visa hur du med en grind och angivna signalnamn bygger larmlogiken. b) Antag nu att detektorerna indikerar eld med aktivt låga signaler istället. Detta markeras genom att signalnamnen skrivs med ett inversstreck ovanför namnet eller att bokstaven n läggs till i slutet: ELD1 resp. ELD2 eller ELD1n resp ELD1n Båda beteckningarna innebär att signalerna är aktivt låga. Beteckningen med n är mycket vanlig när logiken beskrivs med vhdl. Visa hur du med en grind och angivna signalnamn bygger larmlogiken. Lab nr pls

9 5 Paritetsgenerator En paritetsgenerator kan byggas mycket enkelt med hjälp av XOR-grindar. Koppla upp nedanstående styrbara paritetsgenerator för 4-bitars ord och avgör vilken typ av paritet som den genererar för olika värden på styringången S. Observera att om S är inställd för jämn paritet skall det alltid vara ett jämnt antal ettor på datakanalens 5 bitar. Skriv in stiftnumren i figuren. D0 D1 D2 D3 S =1 =1 74HC86 =1 =1 P D0 D1 D2 D3 P Datakanal S = 0 ==> - paritet S = 1 ==> - paritet Lab nr pls

10 6 Fördröjningstid, propagation delay time (tpd ) En mycket viktiga parameter för digitala kretsar är fördröjningen tpd (propagation delay time tpd) mellan insignal och utsignal. Fördröjningen tpd är den tid som kretsen behöver för att en förändring av insignalen ska passera genom alla interna transistorer tills utsignalen har fått sitt nya värde. Andra viktiga tidsparametrar är stigtid tr (rise time) och falltid tf (fall time). Med nedanstående koppling kan man jämföra in- och utsignal för en NAND.grind och se hur stor fördröjningen är. I kopplingen används en signalgenerator som måste ge en fyrkantvåg som inte innehåller negativa spänningar. På de flesta signalgenerator finns en utgång som är märkt TTL-CMOS som kan användas till detta. För att erhålla en bra fyrkant våg kan signalgeneratorn anslutas till en extra NAND-grind enligt figuren. OBS använd matningsspänningen V cc = 6 V i kopplingen. 6V & 6V & Utgången TTL-CMOS 6 V pulshöjd CH1 CH2 Koppla upp kopplingen och mät fördröjningarna t phl och t plh. Eftersom vi nu rör oss med tider ner mot några nanosekunder är mätningen på gränsen av vad vår utrustning klarar. En uppskattning av tiderna kan emellertid göras. Använd högsta möjliga frekvens på insignalen. 50% 50% tphl tplh 50% 50% Fyll i tabellen. 74HC00 Enligt datablad Uppmätt t pd max t phl t plh t pd medel Kommentar: Lab nr pls

11 7 Effektförbrukning för CMOS-logik För traditionell CMOS-logik. t.ex. 74HC-familjen, gäller att den statiska effektförbrukningen är mycket liten. I viloläge och obelastad går enbart läckströmmar genom MOS-transistorerna och strömmarna är i princip omätbara med normala instrument. Den väsentliga effektförbrukningen är i stället dynamisk och orsakas av omslag från Hög till Låg nivå och tvärtom. Den dynamiska effektförbrukningen beror till största delen på uppoch urladdning av kretsens belastningskapacitans och är lika med P = Vdd 2 CL f där Vdd är CMOS-kretsens matningsspänning, C L belastningskapacitansen och f omslagsfrekvensen. För nyare CMOS-familjer med lägre matningsspänning har läckströmmar och andra effekter större inverkan men det ingår inte i den här kursen. För att mäta effektförbrukningen för en CMOS-krets av HC-typ kan man använda kopplingen från föregående uppgift och variera frekvensen från signalgeneratorn. Statiska mätningar: Mät hela kretsens strömförbrukning då alla ingångar är låga. V cc = 6 V Enligt datablad I CCMAX Uppmätt I CC Kommentar: Lab nr pls

12 Dynamiska mätningar: Mät strömförbrukningen för olika frekvenser på inspänningen enligt tabell. Använd utgången TTL-CMOS på signalgeneratorn. Kontrollera med oscilloskop. Signalen skall kopplas till samtliga ingångar på kretsen. 74HC00 10 Hz 100 Hz 1 khz 10 khz 100 khz 1 MHz ICC [ A ] 100m 10m 1m 100 µ 10 µ 1 µ 100n 10n 1n k 10k 100k 1M 10M 100M f [Hz] Vilket samband råder mellan frekvens och strömförbrukning : Lab nr pls