Omtentamen med lösningar IE Digital Design Måndag 14/

Relevanta dokument
Omtentamen IE Digital Design Måndag 14/

Tentamen IE Digital Design Fredag 15/

Tentamen i IE Digital Design Fredag 21/

Tentamen i IE1204/5 Digital Design Torsdag 29/

Tentamen i IE1204/5 Digital Design onsdagen den 5/

Tentamen IE Digital Design Måndag 23/

Tentamen i IE1204/5 Digital Design onsdagen den 5/

Tentamen med lösningar i IE Digital Design Fredag 15/

Tentamen IE Digital Design Fredag 13/

Tentamen i IE1204/5 Digital Design måndagen den 15/

Tentamen med lösningar för IE1204/5 Digital Design Torsdag 15/

Tentamen med lösningar IE Digital Design Måndag 23/

Tentamen med lösningar i IE Digital Design Fredag 21/

Omtentamen med lösningar i IE1204/5 Digital Design Fredag 10/

Tentamen med lösningar i IE1204/5 Digital Design Måndag 27/

Tentamen med lösningar i IE1204/5 Digital Design Torsdag 29/

Tentamen med lösningar IE Digital Design Fredag 13/

Tentamen IE1204 Digital Design Måndag 15/

IE1204/IE1205 Digital Design

IE1204/5 Digital Design typtenta

IE1204/5 Digital Design typtenta

Tentamen i IE1204/5 Digital Design Måndag 27/

Försättsblad till skriftlig tentamen vid Linköpings universitet

Digital elektronik CL0090

IE1205 Digital Design: F9: Synkrona tillståndsautomater

Tenta i Digitalteknik

Asynkrona sekvensmaskiner

Tentamen. TSEA22 Digitalteknik 5 juni, 2015, kl

Tenta i Digitalteknik

D2 och E3. EDA321 Digitalteknik-syntes. Fredag den 13 januari 2012, fm i M-salarna

Tentamen i Digital Design

Digital elektronik CL0090

IE1204 Digital Design

Tenta i Digitalteknik

Digital Design IE1204

Tenta i Digitalteknik

Tenta i Digitalteknik

Sekvensnät Som Du kommer ihåg

Digital Design IE1204

Digital Design IE1204

Tentamensskrivning 11 januari 2016

Tentamen i Digitalteknik TSEA22

Sekvensnät. William Sandqvist

Digital- och datorteknik

Digitalteknik 7.5 hp distans: 5.1 Generella sekvenskretsar 5.1.1

DIGITALTEKNIK I. Laboration DE2. Sekvensnät och sekvenskretsar

Digital Design IE1204

Repetition och sammanfattning av syntes och analys av sekvensnät

Laboration D159. Sekvensnät beskrivna med VHDL och realiserade med PLD. Namn: Datum: Epostadr: Kurs:

Tentamen i Digitala system - EDI610 15hp varav denna tentamen 4,5hp

TSEA22 Digitalteknik 2019!

Lösningsförslag till tentamen i Digitalteknik, TSEA22

Tentamen i Digitalteknik, TSEA22

Sekvensnät i VHDL del 2

Institutionen för systemteknik, ISY, LiTH. Tentamen i. Tid: kl

Tentamen i Digitala system - EITA15 15hp varav denna tentamen 4,5hp

IE1205 Digital Design: F10: Synkrona tillståndsautomater del 2

-c wc. Pre- Next state Out- Vi ser att tillstånden är redan sorterade i grupper med olika utsignaler,

IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare

IE1204 Digital Design

Hjälpmedel: Appendix A. VHDL-syntax. (bifogas detta prov) Appendix B.2. IEEE-package (bifogas detta prov)

Tentamen i Digitalteknik, EITF65

Digitalteknik syntes Arne Linde 2012

Konstruktionsmetodik för sekvenskretsar

Digital Design IE1204

Lösningsföslag till Exempel på tentamensuppgifter i Digitalteknik I

Repetition TSIU05 Digitalteknik Di/EL. Michael Josefsson

Lösningförslag till Exempel på tentamensfrågor Digitalteknik I.

Laboration i digitalteknik Introduktion till digitalteknik

Digital Design IE1204

IE1205 Digital Design: F13: Asynkrona Sekvensnät (Del 2)

Laboration D184. ELEKTRONIK Digitalteknik. Sekvensnät beskrivna med VHDL och realiserade med PLD

Digital Design IE1204

Repetition delay-element

DESIGN AV SEKVENTIELL LOGIK

Exempel Skriftlig Tentamen IE1204 Digital Design Hösten 2018

Tenta i Digitalteknik

Tentamen i Digitalteknik 5p

Digital- och datorteknik

F5 Introduktion till digitalteknik

Digitala system EDI610 Elektro- och informationsteknik

Grundläggande Datorteknik Digital- och datorteknik

Digital Design IE1204

Tentamen i EDA320 Digitalteknik för D2

Konstruktion av digitala system - VHDL

VHDL 1. Programmerbara kretsar

Digital Design IE1204

Grundläggande digitalteknik

Konstruktionsmetodik för sekvenskretsar. Föreläsning 7 Digitalteknik, TSEA22 Mattias Krysander Institutionen för systemteknik

IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare

Programmerbara kretsar och VHDL. Föreläsning 10 Digitalteknik, TSEA22 Mattias Krysander Institutionen för systemteknik

SEKVENSKRETSAR. Innehåll

Låskretsar och Vippor

DIGITALTEKNIK. Laboration D172

Programmerbar logik (PLD) Programmeringsspråket VHDL Kombinatoriska funktioner i VHDL för PLD Sekvensfunktioner i VHDL för PLD

KALKYLATOR LABORATION4. Laborationens syfte

Exempel på tentamensfrågor Digitalteknik

Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D

Digital- och datorteknik

VHDL2. Sekvensnätsexemplet

Transkript:

Omtentamen med lösningar IE204-5 Digital Design Måndag 4/3 26 4.-8. Allmän information ( TCOMK, Ask for an english version of this exam if needed Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist tel 08-7904487 Tentamensuppgifterna behöver inte återlämnas när du lämnar in din skrivning. Hjälpmedel: Inga hjälpmedel är tillåtna! Tentamen består av tre delar med sammanlagt 4 uppgifter, och totalt 30 poäng: Del A (Analys innehåller åtta korta uppgifter. Rätt besvarad uppgift ger en poäng. Felaktig besvarad ger 0 poäng. Det totala antalet poäng i del A är poäng. För godkänt på del A krävs minst 6p, är det färre poäng rättar vi inte vidare. Del A2 (Konstruktionsmetodik innehåller två metodikuppgifter om totalt poäng. För att bli godkänd på tentamen krävs minst poäng från A+A2, är det färre poäng rättar vi inte vidare. Del B (Designproblem innehåller två friare designuppgifter om totalt poäng. OBS! I slutet av tentamenshäftet finns ett inlämningsblad för del A, som ska avskiljas för att lämnas in tillsammans med lösningarna för del A2 och del B. För ett godkänt betyg (E krävs minst poäng på hela tentamen. Vid exakt p från A(6p+A2(4p erbjuds komplettering (FX till godkänt. Betyg ges enligt följande: 0 6 9 22 25 F E D C B A Resultatet beräknas meddelas före måndagen den 4/4 26.

Del A: Analysuppgifter Endast svar krävs på uppgifterna i del A. Lämna svaren på inlämningsbladet för del A som du hittar på sista sidan av tentahäftet.. p/0p En funktion f(x, y, z beskrivs med hjälp av uttrycket: f ( x, y, z ( z x( x z( xyz Ange funktionen som minimerad produkt av summor. f ( x, y, z PoS min?. Lösningsförslag. f ( x, y, z ( z x( x z( xyz ( z x zx z x { dm} ( z x( z x ( xyz { dm} ( x y z f ( x, y, z ( z x( z x( x y z ( z x( z x 2. p/0p Ett specialfall av addition är när ett binärt tal x (xn xx0 ska ökas med (inkrementering, S = x +. Man kan då bygga en förenklad adderare enligt figuren. Eftersom det är ett tal och inte två tal som adderas så räcker det med att använda halvadderare (HA i stället för heladderare (FA. Det första steget kan förenklas ytterligare. Ange funktionerna S0 och Cout0 för detta första steg. S?? 0 C out0 2. Lösningsförslag. Det räcker med att blocken är halvadderare i stället för heladderare. Första steget behöver bara en inverterare. 3. p/0p Två tvåkomplement 4-bitstal är x = och y =. Ange resultatet av multiplikationen xy som ett tvåkomplement 8-bitstal (teckenexpanderat till 8 bitar. 3. Lösningsförslag. x = = - (+ = -2 = -6 y = +2 = +3-63 = -8-8 (8-bit = -2 = (+2 = 2 (238 2

4. p/0p Ett Karnaughdiagram för en funktion av fyra variabler Y = f(x3, x2, x, x0 ges nedan. Ange funktionen minimerad Ymin som en summa av produkter, på SoP form. - i diagramet står för don t care. 4. Lösningsförslag. Y min x x x x x x x x 2 0 3 2 3 2 5. p/0p Rita det grindnät med NOR-grindar som motsvarar figurens Venn-diagram. ( ljust fält = 0, mörkt fält =. Variablernas komplement finns inte tillgängligt. 5. Lösningsförslag. Z x y x y { dm} x y Z f ( x, y 6. p/0p Figuren nedan visar ett grindnät med två NOR grindar och en NAND-grind. Förenkla funktionen Y = f( a, b, c så långt som möjligt. 6. Lösningsförslag. Y ( a c b c { dm} a cb c { dm} a cbc a bc 3

7. p/0p Ange den logiska funktion som realiseras av CMOS kretsen i figuren nedan. Ange funktionen på SoP-form. Y = f(a, B, C =? 7. Lösningsförslag. Kretsen har tre inverterare som först inverterar signalerna A B och C till A B C innan de går vidare. Den nedre delen av kretsen, Pull Down Network, ger oss vilkoret för 0, dvs Y. Y fås till sist med invertering och de Morgans lag. 8. p/0p En synkron räknare enligt figuren ovan startar med tillståndet qq0 =. Ange räknesekvensen för de följande fyra klockpulserna. 8. Lösningsförslag. 4

9. p/0p För en JK-vippa gäller, som Du nog kommer ihåg, följande regler: JK: Q förblir samma JK: Q reset till 0 JK: Q byter värde JK: Q set till Visa (rita hur man kan göra en JK-vippa utav D-vippan och en 4: multiplexor. Förutom Q och dess invers så finns konstanterna och 0 att tillgå. En kopia av figuren finns även på svarsblanketten. 9. Lösningsförslag.. p/0p Nedan är VHDL-kod för en logikfunktion. Vad kallas funktionen? library ieee; use ieee.std_logic_64.all; entity GATE_ent is port( x: in std_logic; y: in std_logic; F: out std_logic ; end GATE_ent; architecture behv of GATE_ent is begin process(x, y begin if (x='0' and y='0' then F <= ''; else F <= '0'; end if; end process; end behv;. Lösningsförslag. F x y x y { dm} x y NOR( eller bubbel AND 5

Del A2: Konstruktionsmetodik Observera! Del A2 rättas endast om Du är godkänd på del A. 4p Light Gun nödutrustning för trafikledartorn. Du skall konstruera ett kombinatoriskt nät till en signalstrålkastare för trafikledartorn (nödutrustning. Med en 8-läges binärkodad omkopplare väljer man Mode M: m2mm0. Mode: Avstängd, fast grönt (G ljus, blinkande grönt ljus, fast rött (R ljus, blinkande rött ljus, blinkande vitt ljus, omväxlande grönt och rött ljus, samt fast vitt (W ljus. Blinkande ljus styrs med pulser x från en pulsgenerator. Se figurerna. En trigger-krets med tre och-grindar finns också i figuren (för tex. Morse signalering, men denna del av utrustningen är given och ingår inte i uppgiften. a (p Ställ upp sanningstabellen, sambandet mellan GRW och xm 2 m m 0. b (2p Ställ upp karnaughdiagram för de tre utsignalerna G R W och ta fram de minimerade uttrycken för G = f(x,m2,m,m0, R = f(x,m2,m,m0 och W = f(x,m2,m,m0 på SoP-form. c (p Rita grindnäten för den kombinatoriska kretsen med användande av valfria grindar. Inga inverterade variabler finns tillgängliga.. Lösningsförslag. För mode 6, då G och R är omväxlande, är det viktigt att G och R har motsatta värden i sanningstabellens rader 6 och 4! 6

2. 6p Ett synkront sekvensnät, en Moore automat, har en insignal x och en utsignal out. Kretsens tillståndsdiagram visas i figuren nedan th. I figuren visas var x q q0 och out placerats i tillståndssymbolen. Om kretsen skulle hamna i ett tillstånd utanför den sekvens som beskrivs av tillståndsdiagrammet, skall kretsen förbli i det tillståndet men med out = 0 och en extra utsignal error =. Den extra utsignalen error ska alltid vara 0 annars. Moore automaten använder D-vippor. a (p Ställ upp den kodade tillståndstabellen q q0 f ( x, qq0 b (2p Tag fram minimerade uttryck för nästa tillstånd. q f x, q q f x, q ( q0 0 ( q0 c (p Tag fram minimerade uttryck för utsignal funktionerna. out f ( q q q 0 error f q rita också schema för dessa med valfria grindar. ( 0 d (2p Konstruera kretsen, använd två 4: multiplexorer och högst en inverterare till nästa tillståndsfunktionerna: q f x, q q q f ( x, q ( 0 0 q0 Du skall ange vad som ska anslutas till multiplexorernas dataingångar. Se figuren till höger. q : mux q 0 : mux?, mux?, mux?, mux?, mux?, mux?, mux?? 7

2. Lösningsförslag. 8

Del B. Designproblem Observera! Del B rättas endast om Du har mer än p på del A+A2. 3. 5p Synkront sekvensnät. Detektor för specifik händelse. För en Moore-automat gäller att utsignalen z =, om och endast om insignalen är w = vid klockpulsen och om det bland de tidigare klockpulserna finns exakt ett tillfälle då insignalen varit och minst ett tillfälle då insignalen varit 0. Annars är utsignalen 0. ( Efter en kort resetpuls med clr =, är automaten redo att detektera händelsen på nytt. a (3p Tag fram automatens tillståndstabell och tillståndsdiagam utifrån beskrivningen i texten. En helt annan Moore-automat har två ingångssignaler, och en utgångssignal. Automaten har sex tillstånd enligt tillståndsdiagrammet i figuren till höger. Utsignalens värde står inom hakparentes inuti tillstånden []. b (2p Tillståndsminimera automaten, och ställ upp tillståndstabell och rita tillståndsdiagrammet. 3. Lösningsförslag. a b ( ace ( bdf a ( ace a c e ( ace ( ae ( c( bdf b ( ae d f c e b d f ( ae ( ae a c e d f b ( ace ( ae a c e b d f ( ace ( ace ( ace ( ae ( ae 9

( ae ( b( c( df minimized. ( ae A ( b B ( c C ( df D 4. 5p Frekvensdelare :.5. Ett datorsystem har en 90 MHz klocka. Man vill dela den frekvensen med en faktor,5 ned till frekvensen 60 MHz. Till detta behöver man ett asynkront sekvensnät. Se figuren. a Ställ upp en korrekt flödestabell för sekvensnätet. Rita tillståndsdiagram. b Gör en lämplig tillståndstilldelning med en exitations-tabell som ger nät som är fria från kritisk kapplöpning (kommentera hur Du uppnått detta. Du skall även ta fram de hasardfria uttrycken för nästa tillstånd (kommentera hur Du uppnått detta samt ett uttryck för utgångsvärdet. Du behöver inte rita något grindnät. 4. Lösningsförslag. Code has Hamming distance. Hazard cover included. Lycka till!

Inlämningsblad för del A Blad ( ta loss och lämna in som blad tillsammans med lösningarna för del A2 och del B Efternamn: Förnamn: Personnummer: Blad: Skriv in dina svar för uppgifterna från del A ( till Fråga Svar f ( x, y, z PoS min? 2 3 4 S?? 0 C out0 xy (8 bit 2-complement =? Y {SoP} min 5 Z f ( x, y 6 7 8 Y = f( a, b, c Y = f(a, B, C =? qq0 =???????? 9 (VHDL program Vad kallas funktionen? Nedanstående del fylls i av examinatorn! Del A ( Del A2 ( Del B ( Totalt (30 Poäng 2 3 4 Summa Betyg