Datorsystem. Tentamen 2011-10-29



Relevanta dokument
Datorsystem. Tentamen

Datorsystem. Tentamen

SVAR TILL TENTAMEN I DATORSYSTEM, HT2013

Datorsystem. Exempeltentamen

Datorsystem. Tentamen

SVAR TILL TENTAMEN I DATORSYSTEM, VT2013

Datorarkitektur I. Tentamen Lördag 10 April Ekonomikum, B:154, klockan 09:00 14:00. Följande gäller: Skrivningstid: Fråga

Tentamen den 12 januari 2017 Datorarkitektur med operativsystem, EDT621

0.1. INTRODUKTION Instruktionens opcode decodas till en språknivå som är förstålig för ALUn.

Svar till tentamen den 16 december 2013 Datorarkitekturer med operativsystem, EDT621, 7,5 poäng

Tentamen den 18 mars svar Datorteknik, EIT070

Datorsystemteknik för E/D

En Von Neumann-arkitektur ( Von Neumann-principen i föreläsning 1) innebär:

Flyttal kan också hantera vanliga tal som både 16- och 32-bitars dataregister hanterar.

CE_O5. Cacheminne. Hemlaboration 2.

Datorsystem 2 CPU. Förra gången: Datorns historia Denna gång: Byggstenar i en dators arkitektur. Visning av Akka (för de som är intresserade)

Tentamen den 9 januari 2018 Datorarkitekturer med operativsystem (EITF60)

Digitalteknik och Datorarkitektur

Grundläggande datavetenskap, 4p

Tentamen PC-teknik 5 p

Tentamen i IS1500/IS1200/2G1518 Datorteknik fredagen den 19 augusti 2011 kl

Tentamen i Digitala system - EDI610 15hp varav denna tentamen 4,5hp

Tentamen i Digitala system - EITA15 15hp varav denna tentamen 4,5hp

Tentamen den 14 januari 2016 Datorarkitektur med operativsystem, EDT621

Övning1 Datorteknik, HH vt12 - Talsystem, logik, minne, instruktioner, assembler

Tentamen i Digitala system - EITA15 15hp varav denna tentamen 4,5hp

Tentamen den 17 mars 2016 Datorteknik, EIT070

Uppgift 1: a) u= a c + a bc+ ab d +b cd

Tentamen den 14 januari 2015 Datorarkitekturer med operativsystem, EDT621, 7,5 poäng

Exempeltentamen Datorteknik, EIT070,

Datorhistorik. Föreläsning 3 Datorns hårdvara EDSAC. Eniac. I think there is a world market for maybe five computers. Thomas Watson, IBM, 1943

Övning1 Datorteknik, HH vt12 - Talsystem, logik, minne, instruktioner, assembler

TENTAMEN Datorteknik (DO2005) D1/E1/Mek1/Ö1

Datorsystemteknik DVGA03 Föreläsning 8

Jämförelse av skrivtekniker till cacheminne

Hantering av hazards i pipelines

Datorarkitekturer med operativsystem ERIK LARSSON

Tentamen i Informationsteknologi 5p Fredagen den 13 augusti 2004

Lunds Tekniska Högskola Datorarkitektur med operativsystem EITF60. Superscalar vs VLIW. Cornelia Kloth IDA2. Inlämningsdatum:

Tentamen PC-teknik 5 p Lösningar och kommentarer

DEC Alpha instruktions Arkitektur

CE_O1. Nios II. Enkla assembler-instruktioner.

Multi-ported cache En rapport om några lösningar till att få flera minnesaccesser simultant.

Närliggande allokering Datorteknik

SYNKRONISERING I EN SHARED MEMORY MULTIPROCESSOR

Datorsystem. Laboration 3: Operativsystem Senast uppdaterad: 14 oktober 2012 Version 1.3. Student: Underskrift: Underskrift: Datum:

6. Ge korta beskrivningar av följande begrepp a) texteditor b) kompilator c) länkare d) interpretator e) korskompilator f) formatterare ( pretty-print

Lösningar till tentamen i EIT070 Datorteknik

Omtentamen i Datakommunikation för E2

Datorteknik ERIK LARSSON

Hannes Larsson - IDA 2, LTH Campus Helsingborg. NEC V R 4300i. Interlock-handling EDT621

IBM POWER4, den första flerkärniga processorn och dess pipelines.

Viktigt! Glöm inte att skriva Tentamenskod på alla blad du lämnar in.

OBS!! Detta är DEL 2 av tentan. För att få ut denna måste du ha lämnat in del 1. Om du inte fått ut del 1 bör du meddela skrivningsvakten. OBS!!

5 Internet, TCP/IP och Applikationer

MESI protokollet och dess derivater

Tentamen i datakommunikation EDA343/DIT420 Vt 2011

DA 2012: F13. Nätverk 2 Ann-Sofi Åhn

MESI i Intel Core 2 Duo

Datorteknik. Tomas Nordström. Föreläsning 2. För utveckling av verksamhet, produkter och livskvalitet.

Datorsystemteknik DVG A03 Föreläsning 3

Datorarkitekturer med operativsystem ERIK LARSSON

Vad är en dator? Introduktion till datorer och nätverk. Pontus Haglund Institutionen för datavetenskap (IDA) 21 augusti 2018

System S. Datorarkitektur - en inledning. Organisation av datorsystem: olika abstraktionsnivåer. den mest abstrakta synen på systemet

Digitala System: Datorteknik ERIK LARSSON

5 Internet, TCP/IP och Tillämpningar

Datorteknik ERIK LARSSON

Tentamen i Kommunikationssystem och nätverk, ETSF15

MESI-Protokollet. Richard Elvhammar. Lund Universitet 4/12-16

Emil Kristiansson Kurs: EDT621 Delmoment: Rapport. En introduktion till Smart cache

Lista på registeruppsättningen i PIC16F877A Datablad TTL-kretsar 74-serien

TSEA28 Datorteknik Y (och U)

Datorarkitekturer med Operativsystem

En något mer detaljerad bild av en processor. De tre delarna i processorn är: Nere 3ll vänster finns e' antal register som används för a' lagra data.

En något mer detaljerad bild av en processor. De tre delarna i processorn är: Nere 3ll vänster finns e' antal register som används för a' lagra data.

Schemaläggnings metoderna AMP & SMP i en Multiprocessor

Cache-koherens protokoll MESI och MOSI

F2 Datarepresentation talbaser, dataformat och teckenkodning EDAA05 Datorer i system! Roger Henriksson!

Rapport (1,5 HP) Lunds Universitet HT15

Operativsystem (IS1350) :00-12:00

Tentamen EDAA05 Datorer i system

Datorteknik ERIK LARSSON

Datorteknik. Föreläsning 6. Processorns uppbyggnad, pipelining. Institutionen för elektro- och informationsteknologi, LTH. Mål

Lösningar till tentamen i EIT070 Datorteknik

Introduktion - LAN Design och switching concepts Basic Switch Concepts and Configuration Frågor? Referenser. Nätverksteknik 2

Pipelining i RISC-processorn. Joakim Lindström Institutionen för informationsbehandling Åbo Akademi E-post: jolindst@abo.fi

LTH, Institutionen för Elektro- och Informationsteknik (EIT) ETS052 Datorkommunikation Sluttentamen: , 14-19

Datormodell. Datorns uppgifter -Utföra program (instruktioner) Göra beräkningar på data Flytta data Interagera med omvärlden

Datorsystem. Övningshäfte. Senast uppdaterad: 22 oktober 2012 Version 1.0d

CE_O8. Cacheminne. Hemlaboration 2.

Cache coherence hos multicoreprocessorer

Pipelining i Intel 80486

Cacheminne i en AMD Opteron Processor

Läs anvisningarna noga, och följ dem!

Minnet. Minne. Minns Man Minnet? Aktivera Kursens mål: LV3 Fo7. RAM-minnen: ROM PROM FLASH RWM. Primärminnen Sekundärminne Blockminne. Ext 15.

Snapdragon 810: Cacheminnet

Högskolan i Halmstad Digital- och Mikrodatorteknik 7.5p. Lista på registeruppsättningen i PIC16F877A Datablad TTL-kretsar 74-serien

IE1205 Digital Design: F6 : Digital aritmetik 2

Datorarkitekturer med operativsystem ERIK LARSSON

Tentamen: INTE

Transkript:

Datorsystem Tentamen 2011-10-29 Instruktioner Samtliga svar skall vara motiverade och läsbara. Eventuella tabeller och beräkningar som används för att nå svaret ska också finnas med i lösningen. Ett svar måste vara läsligt för att kunna bedömas. Ofullständigt motiverade svar kan inte ge full poäng! För del A kan flera frågor besvaras på samma sida, men för del B ska samtliga frågor besvaras på en egen sida. Hjälpmedel Inga hjälpmedel är tillåtna. Rättning och betygsskala Denna tentamen består av två delar: A och B. Del A kan maximalt ge betyget E, och man måste vara godkänd på del A för att kunna få ett högre betyg på del B. Del A och del B har varsin poängskala enligt tabellen nedan. Del A Del B F Fx E D C B A 0-9 10-11 12-16 6-9 10-15 16-20 21-24 Resultatet av tentamen kommer att meddelas senast 18 november 2011. Den som får betyget Fx måste ta kontakt med kursens examinator senast 2 december 2011. Komplettering för betyg Fx kommer att vara skriftlig, eller skriftlig samt muntlig, beroende på examinators bedömning. Lycka till! 1

Del A 1. (a) Konvertera talet 5BC 16 till den binära talbasen. (b) Konvertera talet 5BC 16 till den decimala talbasen. 2. (a) Illustrera hur man tar fram en Hammingkod för bitsträngen 1101. (b) Visa hur man använder Hammingkod för att korrigera fel som uppstått för en bitsträngen 1101. 3. I en flerkärning processor där varje kärna har dedikerat cacheminne kan problem med cacheöverenstämmelse (cache coherency) uppstå. Förklara hur den typen av problem kan uppstå. 4. Under de senaste 25 åren har processorns prestanda utvecklats exponentiellt. Prestandautvecklingen har både berott på att processortillverkarna har kunnat öka processorns klockpuls men också på grund av innovationer av processorns arkitektur. Ge exempel på två innovationer av processorns arkitektur som har ökat processorns prestanda under de senaste 25 åren. 5. Redundant Array of Independent Discs (RAID) är en serie av olika tekniker för att utnyttja synnergieffekter av flera hårddiskar. (a) RAID kan ge två olika typer av synnergieffekter, vilka? (b) Välj en av de synnergieffekter du angett och förklara hur RAID tekniskt åstadkommer den. 6. Operativsystemet schemalägger processer utifrån tre olika tidsperspektiv. Beskriv kortfattat de tre tidsperspektiven. 7. Beskriv de tjänster som Transmission Control Protocol ger jämfört med User Datagram Protocol. 8. Moderna nätverk är paketväxlade, till skillnad från det gamla telefonnätet som är kretskopplat. Förklara skillnaden mellan paketväxlade och kretskopplade nätverk. 2

Del B 1. Flyttal är ett sätt att representera stora, små och rationella tal. I nedanstående uppgift används standarden IEEE 754 för 16 bitars flyttal. Bilden nedan förklarar hur ett flyttal lagras binärt. tecken (1 bit) exponent (5 bitar) mantissa (10 bitar) 15 10 0 Figur 1: 16 bitars flyttal enligt IEEE 754 (a) Beräkna operationen A+B. Svara med ett 16 bitars flyttal enligt IEEE 754. Flyttal A: 0 11000 0111000000 Flyttal B: 0 11010 1011000000 Formeln för att få ut det decimala värdet v ur ett flyttal: v = ( 1) teckenbit 2 exponent 15 (1, mantissa) 2 (b) I formeln ovan, tagen från IEEE 754 16 bit, tar man värdet i exponentfältet minus 15. Varför är formeln designad på det sättet? 2. Anta att vi har en RISC-processor kallad DA RISC med samma instruktionsuppsättning som NIOS II-processorn. Eftersom det är en RISC-processor är majoriteten av alla instruktioner register-register-instruktioner. Instruktionscykeln för register-register-instruktioner består av två steg: I: Instruction fetch. Instruktionen läses in och avkodas. E: Execute. Instruktionen utförs och resultatet skrivs till det angivna resultatregistret. Instruktionscykeln för load och store-operationer består av tre steg: I: Instruction fetch. E: Execute. Beräknar minnesadressen. M: Memory. Register-minne-operation eller minne-register-operation. Anta att nedanstående program körs av DA RISC-processorn: 1 s t a r t : 2 movi r10, 20 3 movia r8, 0 x4 4 movia r9, 0 x20 5 6 ldb r11, 0( r8 ) 7 addi r12, r11, 1 8 beq r12, r12, SAVE RESULT 3

9 sub r12, r10, r11 10 subi r12, r12, 1 11 add r11, r12, r12 12 SAVE RESULT: 13 stb r12, 0( r9 ) (a) Illustrera vilken/vilka pipeline hazards som uppkommer vid körning av programmet ovan. (b) Ange två tekniker som kan användas för att eliminiera hazarden eller minska risken att den inträffar som inte innebär att pipelinens prestanda påverkas negativt. 3. I ett datorsystem behövs flera typer av minne för att lagra data och instruktioner. (a) Vi har följande avsnitt ur ett assemblerprogram: 1 movia r8, 0 x357b40 2 ldw r10, 0( r8 ) # 0x357B40 3 ldw r11, 16( r8 ) # 0x357B50 4 ldw r12, 40( r8 ) # 0x357B68 5 stw r13, 132( r8 ) # 0x357BC4 6 ldw r14, 8( r8 ) # 0x357B48 7 stw r15, 135( r8 ) # 0x357BC7 8 ldw r16, 64( r8 ) # 0x357B80 Vi har också ett cacheminne med egenskaper enligt tabell 1. Storlek: Radlängd: Associativitet: 128 byte 16 byte 2-vägs Tabell 1: Egenskaper för cacheminnet För varje instruktion som läser eller skriver till minnet ska du ange om det blir en träff eller miss i cacheminnet. (b) Vilka adresseringstekniker finns det för cacheminnen? Beskriv och jämför fördelar och nackdelar med de olika teknikerna. 4. Anta att du fått i uppdrag att designa ett datorsystem som ska optimeras för att ge användaren en så bra upplevelse som möjligt. Det betyder att användaren ska uppleva att den kan interagera med datorsystemet utan att det upplevs som långsamt. Datorsystemet måste naturligtvis ha stöd för multiprogramming så att användaren ha flera program i gång. (a) För att bestämma när olika processer ska köra används en schemaläggare. Beskriv hur en lämplig schemaläggningsalgoritm skulle välja ut vilken process som skulle få exekveras? Motivera ditt svar. 4

(b) I ett datorsystem kan man använda sig av time slices för att styra hur lång tid varje process får hos processorn. Vilka saker är viktiga att tänka på när du väljer hur lång varje time slice ska vara? Motivera ditt svar. (1 B-poäng) (c) Virtuellt minne ger flera fördelar, och bland dessa finns möjligheten att låtsas att primärminnet är större än det egentligen är. Hur stort virtuellt minne skulle du ha, i förhållande till primärminnet? Motivera ditt svar. (1 B-poäng) 5. I figur 2 finns en skiss av ett nätverk med flera subnät och olika nätverksenheter anslutna. Switch B Klient A Switch A DNS-server B Router B Klient B Switch C Klient C www.dsv.su.se Klient B DNS-server A Router A Router C DNS-server C Figur 2: Översikt över ett nätverk (a) Förklara hur trafiken flödar när Klient A vill ansluta till webbservern www.dsv.su.se. Du kan utgå från att Klient A inte vet vilken IP-adress webbservern har. Flera alternativa vägar existerar, redogör för samtliga av dessa vägar. (b) Beskriv och jämför fördelar och nackdelar med klient-server-arkitektur och peer-topeer-arkitektur. 6. I ett lokalt nätverk kan man använda Ethernet för de nätverksenheter som använder en trådbunden anslutning. Moderna Ethernetenheter kopplas vanligen ihop med en switch. (a) Hur fungerar en switch, och vad är skillnaden mellan en router och en switch? (b) Med hjälp av TCP/IP-modellen delar man in nätverksprotokoll i olika lager. Beskriv lagren samt ordna lagren i ordning från översta till understa lagret. Förklara också vilka fördelar man får av att dela in protokollen i olika lager. 5