Programmering av inbyggda system 2013/2014

Transkript

1 Programmering av inbyggda system 2013/2014 CPU12 Reference Guide Stencil: Assemblerprogrammering.pdf Ur innehållet: Räknarkretsar ( TIMERS ) Pulsbreddsmodulering ( PM ) Analog-/Digital- omvandling ( AD ) Seriekommunikation ( SCI ) 1

2 CRG, Clock Reset Generator HCS12 har programmerbar arbetstakt. Kontrolleras från CRG-modul. BusClock (E) = PLLCLK/2 2

3 EXEMPEL: Bestäm busfrekvens Antag 8 MHz kristall. PLLCLK får aldrig vara mindre än OSCCLK eftersom detta äventyrar stabilitetsvillkoren i oscillatorn. PLLCLK/2 får aldrig vara större än nominella arbetsfrekvensen hos kretsen. För första generationens HCS12 innebär detta att PLLCLK/2 < 25 MHz. 50MHz 2 8MHz Sätt: SYNR = 5 och REFDV = 1 ( SYNR 1) ( REFDV 1) (5 1) 2 8MHz 2 8 3MHz 48MHz (1 1) 3

4 Basadress = $34 Algoritm: 1. Skriv nya värden till SYNR, REFDV. 2. Vänta tills kretsen låser (LOCK=1) 3. Växla till PLL (sätt PPLSEL=1) $34 $35 $36 $37 $38 $39 $3A $3B $3C $3D $3E $3F Clock Reset Generator (CRG) Offset Mnemonic Namn 0 0 Synthesizer SYN5 SYN4 SYN3 SYN2 SYN1 SYN0 SYNR REFDV REFDV REFDV REFDV Reference Divide REFDV *)Test Flags CTFLG 2 RTIF PORF LVRF LOCKI LOCK SCMIE SCMIF SCM Flags CRGFLG 3 F 0 0 LOCKI Interrupt Enable RTIE SCMIE CRGINT 4 E PLLSEL PSTP SYSA Clock Select ROAAI PLLAI CAI RTIAI COPAI CLKSEL 5 I 0 PLL Control CME PLLON AUTO AOQ PRE PCE SCME PLLCTL 6 0 RTI Control RTR6 RTR5 RTR4 RTR3 RTR2 RTR1 RTR0 RTICTL COP Control COP RSBCK CR2 CR1 CR0 COPCTL 8 R *)Force and $0 FORBYP Bypass Test *)Test Control CTCTL A COP Arm/Timer ARMCOP B Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 Reset 4

5 $34 $35 $36 $37 $38 $39 $3A $3B $3C $3D $3E $3F Clock Reset Generator (CRG) Offset Mnemonic Namn 0 0 Synthesizer SYN5 SYN4 SYN3 SYN2 SYN1 SYN0 SYNR REFDV REFDV REFDV REFDV Reference Divide REFDV *)Test Flags CTFLG 2 RTIF PORF LVRF LOCKI LOCK SCMIE SCMIF SCM Flags CRGFLG 3 F 0 0 LOCKI Interrupt Enable RTIE SCMIE CRGINT 4 E PLLSEL PSTP SYSA Clock Select ROAAI PLLAI CAI RTIAI COPAI CLKSEL 5 I 0 PLL Control CME PLLON AUTO AOQ PRE PCE SCME PLLCTL 6 0 RTI Control RTR6 RTR5 RTR4 RTR3 RTR2 RTR1 RTR0 RTICTL COP Control COP RSBCK CR2 CR1 CR0 COPCTL 8 R *)Force and $0 FORBYP Bypass Test *)Test Control CTCTL A COP Arm/Timer ARMCOP B Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 Reset 5

6 ..programmering.. Implementera i assembler och C... Vi löser på tavlan... 6

7 Räknarkrets ( timer ), principiell funktion Pulser/ intervall Räknar värde Reload 0 IRQ IRQ IRQ t Clk Prescaler Används för att dela ned klockfrekvensen Nedräknare Läsbart register =0 IRQ Enable IRQ Periodiska avbrott Kan användas för att skapa en REALTIDSKLOCKA 7

8 Realtidsklocka i HCS12 Tre olika register används för realtidsklockan 8

9 Realtidsklocka i HCS12, initiering Algoritm, initiering 2. Aktivera avbrott från kretsen 1. Skriv tidbas för avbrottsintervall till RTICTL $34 $35 $36 $37 $38 $39 $3A $3B $3C $3D $3E $3F Clock Reset Generator (CRG) Offset Mnemonic Namn 0 0 Synthesizer SYN5 SYN4 SYN3 SYN2 SYN1 SYN0 SYNR REFDV REFDV REFDV REFDV Reference Divide REFDV *)Test Flags CTFLG 2 RTIF PORF LVRF LOCKI LOCK SCMIE SCMIF SCM Flags CRGFLG 3 F 0 0 LOCKI Interrupt Enable RTIE SCMIE CRGINT 4 E PLLSEL PSTP SYSA Clock Select ROAAI PLLAI CAI RTIAI COPAI CLKSEL 5 I 0 PLL Control CME PLLON AUTO AOQ PRE PCE SCME PLLCTL 6 0 RTI Control RTR6 RTR5 RTR4 RTR3 RTR2 RTR1 RTR0 RTICTL COP Control COP RSBCK CR2 CR1 CR0 COPCTL 8 R *)Force and $0 FORBYP Bypass Test *)Test Control CTCTL A COP Arm/Timer ARMCOP B Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 Reset 9

10 Prescaler för räknarkretsen OSCCLK RTR RTIfreq RTR [3:0] RTR[6:4] 000 (OFF) OFF OFF 2x2 10 2x2 11 2x2 12 2x2 13 2x2 14 2x2 15 2x OFF 3x2 10 3x2 11 3x2 12 3x2 13 3x2 14 3x2 15 3x OFF 4x2 10 4x2 11 4x2 12 4x2 13 4x2 14 4x2 15 4x OFF 5x2 10 5x2 11 5x2 12 5x2 13 5x2 14 5x2 15 5x OFF 6x2 10 6x2 11 6x2 12 6x2 13 6x2 14 6x2 15 6x OFF 7x2 10 7x2 11 7x2 12 7x2 13 7x2 14 7x2 15 7x OFF 8x2 10 8x2 11 8x2 12 8x2 13 8x2 14 8x2 15 8x OFF 9x2 10 9x2 11 9x2 12 9x2 13 9x2 14 9x2 15 9x OFF 10x x x x x x x OFF 11x x x x x x x OFF 12x x x x x x x OFF 13x x x x x x x OFF 14x x x x x x x OFF 15x x x x x x x OFF 16x x x x x x x

11 Beräkning av tidbas OSCCLK RTR RTIfreq 8 10 RTR RTR x 2 y (Se även exempel i Stencil 2 ) Den bästa approximationen har vi för RTR = = $49, som medför: 10x2 13 = Eftersom detta värde är något större än det exakta, kommer vi att få en något längre periodtid, nämligen: avbrottsfrekvens = / = Hz vilket ger periodtiden: s = 10,24 ms. Klockan kommer alltså att "gå för sakta" som en följd av detta systematiska fel. 11

12 Realtidsklocka i HCS12, vid avbrott Clock Reset Generator (CRG) Offset Mnemonic Namn 0 0 Synthesizer $34 SYN5 SYN4 SYN3 SYN2 SYN1 SYN0 SYNR REFDV REFDV REFDV REFDV Reference Divide $35 REFDV *)Test Flags $36 CTFLG 2 RTIF PORF LVRF LOCKI LOCK SCMIE SCMIF SCM Flags $37 CRGFLG 3 F 0 0 LOCKI $38 Interrupt Enable RTIE SCMIE CRGINT 4 E $39 PLLSEL PSTP SYSA Clock Select ROAAI PLLAI CAI RTIAI COPAI CLKSEL 5 I 0 PLL Control Adress $3A CME PLLON AUTO AOQ PRE PCE SCME PLLCTL 6 (hex) Funktion 0 RTI Control FFF0 Real Time Interrupt $3B RTR6 RTR5 RTR4 RTR3 RTR2 RTR1 RTR0 RTICTL 7 FFEE Enhanced Capture Timer channel $3C COP Control COP RSBCK CR2 CR1 CR0 COPCTL FFEC Enhanced Capture Timer channel 8 1 FFEA Enhanced Capture Timer channel R *)Force and $ $3D FORBYP Bypass Test 9 FF8E Port P Interrupt FF8C PM Emergency $3E Shutdown *)Test Control CTCTL FF8A- Reserverade A FF80 $3F COP Arm/Timer ARMCOP B Bit7 Bit6 Bit5 Bit4 Bit3 Bit2 Bit1 Bit0 Reset Algoritm, kvittera avbrott 1. RTIF = 1 12

13 ..programmering.. Implementera i assembler och C... Vi löser på tavlan... 13

14 Realtidsklocka med hög upplösning Enhanced Capture Timer (ECT) En maskincykels noggrannhet EXEMPEL: Arbetstakt= 24 MHz PERIOD = Intervall = 1 ms Noggrannhet = 1/ sek. 41, sec. 14

15 Programexempel TIOS EQU $40 TCNT EQU $44 TIE EQU $4C TFLG1 EQU $4E TOC_0 EQU $50 PERIOD EQU Init: MOVB #1,TIOS ; ch 0 är OC MOVB #1,TIE ; tillåt IRQ LDD TCNT ; aktuell cykel ADDD #PERIOD ; addera period STD TOC_0 ; nästa avbrott RTS ORG FDB $FFEE TOCirq TOCirq : MOVB #1,TFLG1 ; kvittera LDD TCNT ; ny period ADDD #PERIOD STD TOC_0 RTI Adress (hex) Funktion FFF0 Real Time Interrupt FFEE Enhanced Capture Timer channel 0 FFEC Enhanced Capture Timer channel 1 FFEA Enhanced Capture Timer channel FF8E Port P Interrupt FF8C PM Emergency Shutdown FF8A- Reserverade FF80 15

16 Pulsbreddsmodulering (PM) U 1 U out 2 U U out dutycycle period U U period dutycycle 3 U out 4 U Period och dutycycle är programmerbart U 1 U out 4 U 16

17 PM-styrning Control bus Data bus period dutycycle Högtalare, glödlampa element, etc... PM Continous signal out Power Amplifier 17

18 8 * 8 bitars eller 4 * 16 bitars räknare period duty cycle 18

19 Programexempel ; PM initiering PME EQU $A0 PPOL EQU $A1 PMPRCLK EQU $A3 PMPER0 EQU $B4 PMDTY0 EQU $BC ; låg nivå startar period CLR PMPOL ; c:a 4 ms periodtid MOVB #$77,PMPRCLK ; pwm kanal 0 MOVB #$FF,PMPER0 ; börja med 80% duty cycle.. MOVB #$D0,PMDTY0 ; aktivera kanal 0 MOVB #1,PME 19

20 Analog-/Digital- omvandling 20

21 Multiplex 8 kanaler. 21

22 Programexempel ; AD initiering ; Högerjustera resultat, unipolärt ; kontinuerlig mode (scan), AD kanal 6 MOVB ; upplösning MOVB #$A6,ATDCTL5 #$E5,ATDCTL4 ; en konverteringssekvens MOVB #$40,ATDCTL3 ; normal mode MOVB #$C0,ATDCTL2 ; Vänta tills omvandling klar wad: BRCLR ATD0STAT0,#$80,wAD ; När resultat färdigt, läs LDAB ATD0DR0L... 22

23 Seriekommunikation, SCI Central Processing Unit Serial to parallel conversion Receive Data: RxD Parallel to serial conversion Transmit Data: TxD Central Processing Unit Serial to parallel conversion Transceiver Receive Transmit Transceiver Receive Transmit Parallel to serial conversion Serial transmission 23

24 Sändare Data buss Mottagare Data buss Control CS OE Data Control OE Data E Clock Shift Serial data out TxD Serial data in RxD Clock Shift Sändare och mottagares klockor går i samma takt 24

25 RS232 överföring av tecknet z tecknet z representeras av bitmönstret (ASCII-tecken) volt 0 volt - 10 volt S T A R T B I T idle idle P A R I T Y B I T S T O P B I T z minst signifikanta bit först 25

26 Initiering, busy-wait Basadress = $C8 Algoritm: 1. Initiera BAUDRATE 2. Aktivera Transmitter Receiver Serial Communication Interface (SCI) Offset Mnemonic Namn $00 R Baud Rate SBR12 SBR11 SBR10 SBR9 SBR8 SCIBDH High $01 R Baud Rate SBR7 SBR6 SBR5 SBR4 SBR3 SBR2 SBR1 SBR0 SCIBDL Low $02 R LOOPS SCISAI RSRC M AKE ILT PE PT SCICR1 Control 1 $03 R TIE TCIE RIE ILIE TE RE RU SBK SCICR2 Control 2 $04 R TDRE TC RDRF IDLE OR NF FE PF SCISR1 Status 1 $05 R RAF BRK13 TXDIR SCISR2 Status 2 $06 R R Data T8 SCIDRH High $07 R R7 R6 R5 R4 R3 R2 R1 R0 T7 T6 T5 T4 T3 T2 T1 T0 SCIDRL Data Low SCI0BD: EQU $C8 ; SCI 0 baudrate-register (16 bit). SCI0CR2: EQU $CB ; SCI 0 styr-register 2. ; Bitdefinitioner, styrregister TE: EQU $08 ; Transmitter enable. RE: EQU $04 ; Receiver enable. 26

27 Skriv tecken via SCI Algoritm: TDRE = (Transmit Data Empty) 1. Om TDRE=1 SCIDRL=tecken Serial Communication Interface (SCI) Offset Mnemonic Namn $00 R Baud Rate SBR12 SBR11 SBR10 SBR9 SBR8 SCIBDH High $01 R Baud Rate SBR7 SBR6 SBR5 SBR4 SBR3 SBR2 SBR1 SBR0 SCIBDL Low $02 R LOOPS SCISAI RSRC M AKE ILT PE PT SCICR1 Control 1 $03 R TIE TCIE RIE ILIE TE RE RU SBK SCICR2 Control 2 $04 R TDRE TC RDRF IDLE OR NF FE PF SCISR1 Status 1 $05 R RAF BRK13 TXDIR SCISR2 Status 2 $06 R R Data T8 SCIDRH High $07 R R7 R6 R5 R4 R3 R2 R1 R0 T7 T6 T5 T4 T3 T2 T1 T0 SCIDRL Data Low SCI0SR1: EQU $CC ; SCI 0 status-register 1. SCI0DRL: EQU $CF ; SCI 0 data-register låg byte. ; Bitdefinitioner, statusregister TDRE: EQU $80 ; Transmit data register empty status bit. 27

28 Läs tecken från SCI Algoritm: RDRF = (Receive Data Full) 1. Om RDRF =1 tecken=scidrl Serial Communication Interface (SCI) Offset Mnemonic Namn $00 R Baud Rate SBR12 SBR11 SBR10 SBR9 SBR8 SCIBDH High $01 R Baud Rate SBR7 SBR6 SBR5 SBR4 SBR3 SBR2 SBR1 SBR0 SCIBDL Low $02 R LOOPS SCISAI RSRC M AKE ILT PE PT SCICR1 Control 1 $03 R TIE TCIE RIE ILIE TE RE RU SBK SCICR2 Control 2 $04 R TDRE TC RDRF IDLE OR NF FE PF SCISR1 Status 1 $05 R RAF BRK13 TXDIR SCISR2 Status 2 $06 R R Data T8 SCIDRH High $07 R R7 R6 R5 R4 R3 R2 R1 R0 T7 T6 T5 T4 T3 T2 T1 T0 SCIDRL Data Low SCI0SR1: EQU $CC ; SCI 0 status-register 1. SCI0DRL: EQU $CF ; SCI 0 data-register låg byte. ; Bitdefinitioner, statusregister RDRF: EQU $20 ; Receive data register full status bit. 28

29 Bestämma Baudrate-värde exempel: 9600 baud PLLCLK=48 MHz -> E-klocka = 24 MHz BR PLLCLK / 2 16 baudrate baudrate PLLCLK / 16 BR , , Eclock: EQU ; 24 MHz ; BaudRate register värden, baseras på PLL-klocka Baud9600: EQU (Eclock/(16*9600)) 29