Några gamla tentamensuppgifter: Minneshantering

Transkript

1 1 Tentamen I ett virtuellt minne med skiva är primärminnets accesstid 1 mikrosekund, sidstorleken 1 K, skivans rotationstid 10 millisekunder, inställningstiden för skivans arm 5 millisekunder och antalet ord per spår 16 K. Hur stor sidfelsfrekvens kan tolereras om vi vill ha en upplevd (eng. effective) accesstid på 1.15 mikrosekunder? 7. I ett sidindelat system har uppmätts att CPU-utnyttjandet är 20%, "swap"- disken används till 97% och andra i/o-enheter till 5%. Vilka av följande åtgärder skulle (sannolikt) förbättra CPU-utnyttjandet? Förklara noga! a. Installera mera primärminne. b. Installera en större disk. c. Öka graden av multiprogrammering. d. Minska graden av multiprogrammering. e. Installera mera cacheminne. f. Installera en snabbare disk. Tentamen I ett system byggt på sidindelning är det fysiska adressrummet 4 M, det logiska (virtuella) adressrummet 4 G (2 32, 32 bitars virtuell adress) och sidstorleken 1 K. a. Redogör allmänt för sidindelning (paging) som ett sätt att åstadkomma virtuellt minne. b. Ange innehåll i, storlek på och representation av de tabeller som är lämpliga givet dessa data. c. Hur översätts en logisk adress till en fysisk adress. 5. Tillämpning av olika utbytesalgoritmer kan påverka sidfelfrekvensen under i övrigt identiska förutsättningar. Antag givet referernssträngen w = , att primärminnet rymmer 4 sidplatser och att minnet initialt är tomt. Bestäm och kommentera antalet sidfel för a. FIFO b. LRU c. Den optimala 'algoritmen' OPT (B o ). Tentamen I ett sidindelat system består den logiska adressen av 22 bitar varav 12 anger sidnummer. Minnesstorleken är 64K. a. Hur stort är det virtuella minnet? b. Hur många sidoramar ryms i det fysiska minnet? c. Beskriv i text och figur hur adressöversättningen från logisk till fysisk adress går till. d. Vilken är den virtuella adress som avbildas på den fysiska adressen 2700 (hexadecimalt) då den aktuella sidtabellen innehåller följande sidoramsnummer: [6, 7, 2, 5, 9, 1, 8]? 6. Visa att det för FIFO algoritmen kan gälla att ett utökat antal sidramar kan ge en STÖRRE sidfelsfrekvens (FIFO-anomalin, Beladys anomali) för given programreferenssträng. Kan motsvarande anomali förekomma för LRU-algoritmen? Motivera noga! Tentamen I ett segmenterat system får finnas maximalt 2 24 segment. Ett segment kan vara maximalt 1 M varför segmenten sidindelas i sidor om 1 K. Konstruktörerna har gjort den kompromissen att en process bara tillåts referera 64 stycken segment åt gången (dvs utan att byta domän). Visa med hjälp av kommenterade figurer hur adressöversättningen går till i detta system från exekverande minnesrefererande instruktion till sökt ord i primärminnet. Ange storlekar på alla tabeller. Glöm inte att beskriva referenskontroller, 'page faults' och missar i det tillhörande (nödvändiga!) associativa cacheminnet.

2 2 5. Thrashing kan uppstå i sidindelade system. Antag att ett primärminne rymmer 90 sidoramar för nio processer som alla har referenssträngen w = där denna sidföljd återupprepas godtyckligt antal gånger. Eftersom alla sidor ryms i minnet kommer sidfelfrekvensen att vara 0 och cpu-utnyttjandet 100%. Beräkna sidfelfrekvensen då en tioende process med samma w som de tidigare aktiveras. Förutsätt att varje process får 9 sidoramar och att utbyteslgoritmen är LRU (least recently used). 6. I ett visst läge då buddy-metoden används som placeringsalgoritm ser allokeringen ut som följer. Adress Innehåll Blocknamn Storlek Status a 2 ledigt b 2 upptaget c 4 ledigt d 2 upptaget e 2 ledigt f 4 upptaget g 4 ledigt h 4 upptaget i 8 ledigt Visa med två figurer hur 'kartan' ser ut dels då ett block av storlek 1 allokerats, dels då därefter block d frigjorts. Tentamen I den maskin som de flesta på DoCS använder finns en mmu (memory management unit) för översättning av logiska linjära 32-bitars adresser till fysiska platser. Tillsammans med SPARC arkitekturen fungerar denna mmu på följande sätt. I varje ögonblick anges ett aktuellt kontext med ett 12 bitars register. Registerinnehållet används som index i en kontexttabell. Den adress som genereras av processorn omfattar 32 bitar. MMU-logiken delar upp denna som bestående av fyra delar: -- index1; 8 bitar -- index2; 6 bitar -- index3; 6 bitar -- offset; 12 bitar -- Givet ett kontextvärde (mellan 0 och 4095) pekar motsvarande kontexttabellelement ut en 'first level' tabell (FLT). Index1 används som index i denna. Detta FLT-element pekar ut en 'second level' tabell (SLT) som i sin tur indexeras via index2 för att finna en 'third level' tabell (TLT). Värdet på index3 anger ett element i TLT som pekar ut avsedd sidoram i primärminnet (eller anger sidfel). a. Varför finns tre nivåers tabeller i stället för bara en (sid)tabell? b. Vilket syfte har kontexttabellen? c. Vad är sidstorleken? d. Vilken ytterligare maskinvara måste systemet ha för att minnesaccesstiden ska bli rimlig? e. Är det möjligt att implementera segmentering under de givna förutsättningarna? f. Hur stort är det virtuella adressrummet? Ge noggranna motiveringar för alla svar! 5. Tids- (temporal) eller rums- (spatial) lokalitet (locality) är grundförutsättningar för att ett system med virtuellt minne baserat på 'paging' ska bli attraktivt. a. Förklara hur denna egenskap påverkar sidfelfrekvensen (page fault frequency). b. Relatera till och förklara innebörden av utbytesalgoritmerna FIFO, LRU, den optimala OPT och NRU (eller clock). Ranka, med motivering, metoderna efter den ordning de föredras att användas i ett operativsystems minneshanterare. c. Påverkar lokaliteten risken för 'thrashing' och i så fall hur?

3 3 Tentamen Vid minneshantering fästes ibland avseende vid bra understöd för i. Delning av kod och data mellan processer ii. Minnesskydd iii. Dynamiska datastrukturer iv. Dynamisk länkning Visa hur dessa önskemål är 'svåra' att hantera vid ett sidindelat system och hur segmentering kan användas för att understödja i., ii., iii. och iv. 5. I ett virtuellt minne baserat på sidindelning är primärminnets accesstid 100 ns, sidstorleken 4K, diskens rotationstid 8 ms, inställningstiden för armen 4 ms och antalet sidor per spår 16. Vilken sidfelsfrekvens f krävs för att den från processorn upplevda accesstiden ska vara högst 110 ns och hur mycket (i %) kan f tillåtas öka om sidstorleken halveras? Tid för adressöversättning kan försummas då en sida finns i primärminnet. 6. Beskriv fenoment 'thrashing', dess orsaker och motåtgärder. Tentamen I ett sidindelat system med 32 bitars virtuella/logiska adresser L uppdelar adressöversättaren L i fyra fält L = <a, b, c, d> för att därigenom åstadkomma ett tre-nivås sidtabellsystem. a. Varför uppdelas sidnumret p i tre delar p = (a, b, c)? b. Hur sker adressöversättningen till fysisk adress (plats) och hur ser sidtabellelementen ut? c. Vilka av fälten a, b, c, eller d påverkar det maximala antalet sidor varje process kan ha? 5. Tillämpa LRU och FIFO på process-referenssträngen w = och bestäm antalet sidfel då minnet rymmer fyra sidoramar och är tomt initialt. 6. Länkning och delning kan göras dynamiskt som i tex Multics. Antag att två processer p1 och p2 exekverar samma procedur P som i sin tur refererar ett datasegment D. Efter det att alla länkar till P lösts upp är minnet allokerat som följande figur visar (nästa sida). a. Gör ovanstående figur fullständig genom att rita ut länksegmenten för p1 och p2 innan det att instruktionerna add utförts. Dessa börjar vid adesser respektive b. Hur har länksegmenten ändrats när add instruktionerna utförts? Tentamen Digitals nya, 1993/4, processor Alpha AXP är en 64 bitars arkitektur. Det virtuella adressrummet är således Alpha kan konfigueras att utnyttja olika sidstorlekar; 8K, 16K, 32K eller 64K. Konstruera asressöversättningsmekanismen (sidtabellerna, mm) för skyddat virtuellt minne för sidstorleken 64K. Du kan anta att det fysiska minnet är (maximalt) 4G = Konstruktionen ska avse tabellstruktur, innehåll i sidtabellelement och tilhörande associativt cache (translation look-aside buffer). Ange tabell- och tabellfältsstorlekar. 5. Apples, IBMs och Motorolas nya,1993/4, processor PowerPC innehåller möjlighet till segmentering. Förklara utförligt skillnaderna mellan segmentering och sidindelning både vad gäller användning (externt) och implementering (internt). 6. Bestäm antalet sidfel under följande förutsättningar: Sidstorleken är 100, två sidoramar finns tillgängliga per process, initialt är sidoramarna tomma, den genererade adressekvensen är 10, 11, 104, 170, 73, 309, 185, 245, 246, 434, 458, 364 och a. utbytesalgoritmen är LRU. b. utbytesalgoritmen är FIFO.

4 4 Segmenttabeller Procedursegment för P Datasegment D Symboltabell 9000 X Y Symboltabell D, X Data D, Y Ren kod Länkavsnittsmall (evt) add* 0, lp Länksegment för p1 och P add* 5, lp Upptagna tabellelement , 10, trap trap tag tag , 20, trap trap tag tag Länksegment för p2 Länkavsnittsmall Segmenttabeller: för p1 startar den vid adress 1000 och nästa lediga element finns vid adress för p2 startar den vid adress 2000 och nästa lediga element finns vid adress Segmentet P: Symboltabellen börjar vid adress Kodavsnittet börjar vid adress Länkavsnittmallen börjar vid adress Segmentet D: Symboltabellen börjar vid adress Data som sådana börjar vid adress Tentamen Ett datorsystem innehåller 1 Mbyte primärminne så 20 bitars adresser används. Cacheminnet C innehåller 1024 rader ('lines') omfattande 16 bytes vardera. Hur många bitar behövs totalt för C:s 'tags' (etiketter) om C är a. direktadresserat ('direct mapped')? b. 4-vägs partiellt associativt ('four-way set associative')? c. fullständigt associativt? 5. Betrakta ett virtuellt minnessystem med följande egenskaper: 32 bitars virtuell adress, 4 Kb sidstorlek och 32 bitars fysisk adress. a. Vad är den totala storleken på sidtabellen uttryckt i Kb för en process i detta system? Antag att skyddsbitar, närvarobit, statistikbitar, etc omfattar 12 bitar och att aktuell process utnyttjar hela virtuella adressrummet. b. Beskriv hur man går till väga för att hantera "så stora" sidtabeller i praktiken. c. Beskriv hur man förfar för att erhålla rimliga minnesaccesstider.

5 5 6. I många system arbetar DMA-kanaler med adresser i det fysiska minnet. Vilka "problem" orskar detta i ett system som i övrigt bygger på virtuellt minne tex sidindelning? Tentamen M68020 använder (som bekant?) 32 bitars virtuella adresser, VA, och byte-adressering. (Vi bortser från de tre bitarna FC0- FC2 som kan användas för att välja adressrymd.) Systemet har ett 'direct mapped cache', CM, för instruktioner. Detta CM består av 64 rader om vardera två ord a 16 bitar. a. Vilka bitar i VA används som etikett ('tag'), radnummer respektive ordnummer? b. Hur många bitar omfattar M68020:s CM totalt? c. Varför har konstruktörerna valt att placera bara instruktioner och inte data i systemets CM? 5. Betrakta ett virtuellt minnessystem, VM, med följande egenskaper: 32 bitars virtuell adress, 4 Kb sidstorlek och 32 bitars fysisk adress (alla behöver inte användas). Systemet sidindelas via två nivåers sidtabeller, som alltid lagras på "sidskarvar". a. Hur många bitar omfattar "adressfältet" i sidtabellelementen och vilka övriga bitar bör ingå i dessa element? b. Hur många element omfattar sidtabellerna totalt (om en process utnyttjar hela VM)? c. Hur bör en 'translation look aside buffer' (associativa register), TLB, för uppsnabbning av adressöversättningen organiseras, dvs hur många bitar bör varje element i denna TLB omfatta? Andra tentamina 4. I sidindelade system säger man ju att relokeringen sker dynamiskt. Varför behövs i sådana system likväl en 'relocationg loader' som utför statisk relokering/länkning? 6. I ett sidindelat system är det möjligt att låta flera olika processer dela på samma program (sidor) genmom att de olika processernas sidtabeller pekar ut samma sida. Antag följande situation: En process p1 kräver programmen q1 och q2, en temporör lagringsarea t1 och en dataarea d1. Dessa länkas ihop till ett sammanhängande block med storlek q1 + q2 + t1 + d1 i det virtuella minnet. Medan p1 fortfarande är aktiv begär en annan process p2 laddning av q1', q2, t1' och d1 där q1' < q1 och t1' > t1 och där q2 och d1 ska delas mellan p1 och p2. a. Skissera ett möjligt utseende på sidtabellerna för p1 och p2. b. Vilka problem uppstår om en ny process p3 aktiveras och vill dela q1' och q1?