Digitalteknik F14. Programmerbara logikkretsar. Digitalteknik F14 bild 1

Transkript

1 igitalteknik F4 Programmerbara logikkretsar igitalteknik F4 bild

2 En programmerbar krets... In Programmerbar krets Kombinatorisk eller sekventiell funktion Ut Innehållet i den programmerbara kretsen är en "råvara" som kan programmeras till önskad funktion. Hur ser ett sådant innehåll ut? igitalteknik F4 bild 2

3 Ett minne... Tvådimensionell array med ettor och nollor Raderna kallas ord; index kallas adress En enskild etta/nolla kallas bit ntalet ettor/nollor på en rad kallas ordlängd dressen är insignal, utpekat ord är utsignal +5V +5V +5V +5V Intern organisation: n 2 - ec i j ord = ord = n- dress Bitkolonner igitalteknik F4 bild 3

4 En kombinatorisk funktion i ROM: F = ' B' + B' ' + B' F = ' B' + ' B ' + B F2 = ' B' ' + ' B' + B' ' F3 = ' B + B' ' + B ' dress B F F F 2 F 3 ROM: 8 ord a 4 bitar Ordinnehåll B F F F 2 F 3 adress utsignaler igitalteknik F4 bild 4

5 Minnet Ett minne omfattar samtidigt alla rader i funktionstabellen Konsekvenser: Vi har inget för att minimera funktionen. (en tar alltid lika stor plats) etta är slöseri med kiselyta. Slutsats: Vi behöver en teknik som utnyttjar minimering... igitalteknik F4 bild 5

6 PL och PL Förtillverkade "byggblock" uppbyggda med N/OR-grindar (eller NOR, NN). Programmeras genom att göra alternativt bryta kopplingar mellan grindarna. Blockdiagram för en programmerbar array på N/OR-form: Insignaler rray med N-grindar Produkttermer rray med OR-grindar Utsignaler igitalteknik F4 bild 6

7 PL och PL en bärande iden: elade produkttermer Kopplingstabell Exempel: F = + B' ' F = ' + B F2 = B' ' + B F3 = B' + Produkt term B B B - - In B F F Ut F 2 F 3 elade termer igitalteknik F4 bild 7

8 PL och PL B Utgångsläget: lla möjliga kopplingar är tillgängliga före programmeringen. F F F2 F3 igitalteknik F4 bild 8

9 PL och PL B Programmering: Vid programmeringen "bränns" de icke önskade kopplingarna bort. B B' ' B'' Obs: Vissa strukturer programmeras genom att tillverka kopplingar i stället för att "bränna" dem. F F F2 F3 igitalteknik F4 bild 9

10 PL och PL lternativ representation för strukturer med många ingångar: För att slippa rita alla ledningar används ofta följande notation: Exempel: F = B + ' B' F = ' + ' igitalteknik F4 bild

11 PL och PL Exempel: Multipla funktioner av, B, : F = B F2 = + B + F3 = B F4 = + B + F5 = xor B xor F6 = xnor B xnor B B B B B B B B B B F F2 F3 F4 F5 F6 igitalteknik F4 bild

12 PL och PL Skillnaderna mellan PL (Programmable rray Logic) och PL (Programmable Logic rray): PL-konceptet: Fasta kopplingar mellan N- och OR-planen begränsar topologin i OR-arrayen PL: En given kolonn i OR-arrayen har bara tillgång till en delmängd av de möjliga produkttermerna PL-konceptet: programmerbar kopplingsmatris mellan N- och OR-planen igitalteknik F4 bild 2

13 Exempel: B W Y Z PL och PL B B K-diagram för W B B B K-diagram för B Minimerade Funktioner: W = + B + B = B ' Y = B + Z = 'B'' + B + ' + B' ' B K-diagram för Y B K-diagram för Z igitalteknik F4 bild 3

14 PL och PL Exempel: en programmerade PL:en Fyra produkttermer per OR-grind B igitalteknik F4 bild 4

15 PL och PL en alternativa lösningen: 4 I-kapslar i stället för PL/PL-kapsel B B B 2 2 \ \ 3 2 W B \ \ B \ \ \B \ Z B \ B 2 Y : 744 sex st inverterare 2,5: 74 fyra st 2-input NN 3: 74 tre st 3-input NN 4: 742 två st 4-input NN igitalteknik F4 bild 5

16 Ett exempel till... = = + 2 = = = Z = not used H8 PL: insignaler, 8 utsignaler, 2 produkttermer per OR-grind: Z igitalteknik F4 bild 6

17 Ett exempel till PLH8 N Gate rray Z Z igitalteknik F4 bild 7

18 Mer avancerade PL-arkitekturer: PL-arkitektur med klockat register Exempel: en del av en automat: 2 = : LK Three-stateutgång OE Återkoppling av registerinnehåll (2) igitalteknik F4 bild 8

19 vancerade arkitekturer LK OE PL med programmerbar polaritet på utgången - OR-PL Fördelen med OR-PL: Paritetes- och aritmetiska operationer B B B B B B B B B B B B igitalteknik F4 bild 9

20 OR PL: FIRST FUSE NUMBER 2 3 INREMEN T Två komponenter FIRST FUSE NUMBER S 2 3 INREMEN T PL med register: INREMEN T NOTE: FUSE NUMBER = FIRST FUSE NUMBER + INREMENT igitalteknik F4 bild 2

21 ... och en till: P22V PL - klarar ett stort antal produkttermer per utsignal. INREMENT 294 FIRST FUSE NUMBERS SYNHRONOUS RESET (TO LL REGISTERS) R SP R P OUTPUT LOGI MROEL L P R OUTPUT LOGI MROELL P - 58 R OUTPUT LOGI MROEL L P R OUTPUT LOGI MROELL P R OUTPUT LOGI MROELL P R OUTPUT LOGI MROEL L P R OUTPUT LOGI MROEL L P R OUTPUT LOGI MROELL P R OUTPUT LOGI MROEL L P R SYNHRONOUS PRESET (TO LL REGISTERS) 3 5 INREMEN T igitalteknik F4 bild 2

22 Mer omfattande komponenter Problem: N-OR strukturer är relativt begränsade då de t ex inte kan dela produkttermer mellan OR-funktionerna. Lösning: et finns ett antal metoder att bygga grindarrayer och kopplingsnät för att binda samman dessa. Beteckningar: PL - Programmable logic device FPG - Field-programmable gate array Några representativa lösningar: ltera Multiple rray Matrix (M) ctel PG ilinx logical cell array igitalteknik F4 bild 22

23 lteras Multiple rray Matrix (M) EPM528: 8 fasta insignaler 52 I/O-anslutningar 8 Logic array blocks (LBs) 6 Macroceller/LB 32 Expanders/LB LB LB H Logic rray Blocks (LB) (lika med macroceller) Globalt kopplingsnät: Programmerbar kopplingsmatris LB B LB LB P I LB G LB F LB E igitalteknik F4 bild 23

24 LB-arkitekturen Macrocell RRY I/O Block I/O Pad Macrocell P-Termer I N P U T S P I Expander Product Term RRY I/O Pad Expander P-Termer Expandertermerna delas av alla macroceller i ett LB igitalteknik F4 bild 24

25 En macrocell (8-48 st/lb) lk lock mux N- rray Output mux P Invert ontrol Reg clr Feedback mux Programmable or T flip flop igitalteknik F4 bild 25

26 Kopplingsnätet (PI) PI - Programmable Interconnect rray - används för att förmedla utsignaler från macrocellerna mellan de olika LB-enheterna. - detta medger programmering av mycket komplexa funktioner igitalteknik F4 bild 26

27 ctel Programable Gate rrays Rader med logikblock, 8 ingångar, en utgång Vippor byggs upp med korskopplade grindar Kopplingsvägar mellan logikblocken nti-fuse Technology: I/O Buffers, Programming and Test Logic I/O Buffers, Programming and Test Logic nvänd "antisäkringar" för att bygga upp I/O Buffers, Programming and Test Logic långa ledningar av korta segment. Logikblock Kopplingsvägar I/O Buffers, Programming and Test Logic igitalteknik F4 bild 27

28 ctel logikmoduler Grundmodulen är en modifierad 4: Multiplexer: Exempel: Implementation of S-R Latch SO S S R "" 2: MU "" 2: MU 2: MU Y 2: MU 2 3 2: MU "" 2: MU SOB S igitalteknik F4 bild 28

29 ctel kopplingsnät Logikblock Horisontell ledningsbana nti-fuse Vertikal ledningsbana igitalteknik F4 bild 29

30 ctel routing kryss markerar en "anti-fuse" minimerar kopplingsarbetet för tidskritiska kretsar de flesta kopplingar sker i 2-3 steg Logikblock Insignal Utsignal från logikblock Logikblock Insignal igitalteknik F4 bild 3

31 ilinx logic cell array IOB IOB IOB IOB Bygger på MOS minnesteknologi: programmeras vid användningen! IOB lla programmerbara elemen är anslutna via seriella skiftregister Programmeras genom att skifta in en sträng med :or och :or vid start IOB LB Kopplingsgator LB Generell arkitektur: Logikblock (LBs) st IO-Block (IOBs) Kopplingsgator IOB IOB LB LB igitalteknik F4 bild 3

32 Ett LB Res IN B omb. funct. generator F Mux R E Mux E lk 2 G Mux Mux R E Mux Y lk en igitalteknik F4 bild 32

33 Exempel: 4-bit binär adderare 3 B3 2 B2 B B in Metod : Heladderare, 4 LB fördröjer carry out LB LB LB LB out S3 2 S2 S S 3 B32 B2 B Bin Metod 2: 2 st tvåbitars adderare (3 LBs per styck) ger 2 LBs för att generera carry out LB out S3 S2 LB 2 S S igitalteknik F4 bild 33

34 ilinx kopplingsnät Kopplingstyper irekt anslutning: Mellan näraliggande LB:er Switchmatriskoppling Mellan godtyckliga LB:er Global Long Line och Horizontal/Vertical Long Lines Mellan godtyckliga LB:er vid höga tidskrav irect onnections Horizontal Long Line Horizontal Long Line I E B LB K Y E R I E B LB2 K Y E R Switch Matrix I E B LB K Y E R I E B LB3 K Y E R Vertical Long Lines Global Long Line igitalteknik F4 bild 34

35 igitalteknik F4 bild 35 ilinx exempel Funktionerna bör placeras så att användningen av direkta kopplingar maximeras... TS Y I B K E R E Y I B K E R E Y I B K E R E Y I B K E R E Y I B K E R E Y I B K E R E F F ST H H TS TS TL TL TS TS TL TS

36 Begränsningar Kopplingsmatriserna tar stort utrymme och innebär en väsentlig begränsning Generella logikblock innebär i många fall slöseri med både tid och plats men är ett mindre problem än kopplingsnäten Snabb tillverkning av kretsar uppväger ofta dessa begränsningar, i synnerhet i prototyptillverkning små serier igitalteknik F4 bild 36

37 Några alternativ... Problem: Vi vill fylla en en- eller tvådimensionell matris med standardkretsar som kan användas för att realisera kombinatoriska kretsar: Vad skall finnas i logikblocken??? igitalteknik F4 bild 37

38 Endimensionell array: Skapa en modul med följande funktion: Z = Y Y2 Y Y Z Kretsen programmeras till en av de nio tillgängliga kombinationerna: = Y2 + Y Y2 + Y Y2 Krav för funktion: Vi måste kunna skapa N, OR och invertera N: Z = Y och Z = Y OR: = Y2 + Y och = Y2 + Y Inverterare: Z = Y för Y = och = Y2 + Y för Y = och Y2 = igitalteknik F4 bild 38

39 Endimensionell array: Funktionen ƒ = Y Z Y Z Y Z Y Z Y Z Y Z Y2 Y2 Y2 Y2 Y2 Y2 ƒ Z = Y = Y2 Z = Y Z = = Y2 = Y2+Y Z = Y = Y2 Z = Y Z = = Y2 = Y2+Y igitalteknik F4 bild 39

40 Tvådimensionell array: Skapa en modul med följande funktion: Krav för funktion: Vi måste kunna skapa N, OR och invertera Y Z N: = Y OR: Z = Y + Y (Exor duger för att göra OR på mintermer där högst en är ett!) Z = Y + Y (Halvadderare!) = Y Inverterare: Z = för Y = och Z = Y för = igitalteknik F4 bild 4

41 Tvådimensionell array: 3 Y Z Y Z Y Z Y Z Y Z Y Z Y Z Y Z Samtliga mintermer bildas i de åtta kolonnerna 2 Y Z Y Z Y Z Y Z Y Z Y Z Y Z Y Z Y Z Y Z Y Z Y Z Y Z Y Z Y Z Y Z Bilda (E)OR av de mintermer som ingår i funktionen Y Z Y Z Y Z Y Z Y Z Y Z Y Z Y Z ƒ igitalteknik F4 bild 4

42 Tvådimensionell array Hur gick det till? 3 Y Z 3 Y Z 3 Y Z Y Z Y Z = Y Z Y 3(2 + 3) = 23 Z ( + 23) + 23 = ( + 23) = 23 Y Z 23 Y Z 23 etc... igitalteknik F4 bild 42