Tentamen i IE1204/5 Digital Design onsdagen den 5/

Relevanta dokument
Tentamen i IE1204/5 Digital Design onsdagen den 5/

Tentamen i IE1204/5 Digital Design måndagen den 15/

Omtentamen IE Digital Design Måndag 14/

Omtentamen med lösningar i IE1204/5 Digital Design Fredag 10/

Tentamen med lösningar för IE1204/5 Digital Design Torsdag 15/

Tentamen i IE Digital Design Fredag 21/

Tentamen IE Digital Design Fredag 15/

Tentamen med lösningar i IE1204/5 Digital Design Måndag 27/

Tentamen i IE1204/5 Digital Design Torsdag 29/

Tentamen med lösningar i IE Digital Design Fredag 15/

Omtentamen med lösningar IE Digital Design Måndag 14/

Tentamen IE Digital Design Måndag 23/

Tentamen IE Digital Design Fredag 13/

Tentamen med lösningar i IE Digital Design Fredag 21/

Tentamen med lösningar i IE1204/5 Digital Design Torsdag 29/

Tentamen med lösningar IE Digital Design Måndag 23/

Tentamen med lösningar IE Digital Design Fredag 13/

Tentamen IE1204 Digital Design Måndag 15/

IE1204/5 Digital Design typtenta

IE1204/IE1205 Digital Design

IE1204/5 Digital Design typtenta

Digital elektronik CL0090

Tentamen i Digital Design

Tenta i Digitalteknik

Försättsblad till skriftlig tentamen vid Linköpings universitet

D2 och E3. EDA321 Digitalteknik-syntes. Fredag den 13 januari 2012, fm i M-salarna

Tenta i Digitalteknik

Lösningförslag till Exempel på tentamensfrågor Digitalteknik I.

Tentamen. TSEA22 Digitalteknik 5 juni, 2015, kl

Tenta i Digitalteknik

Tentamen i IE1204/5 Digital Design Måndag 27/

Tenta i Digitalteknik

Tenta i Digitalteknik

Konstruktionsmetodik för sekvenskretsar

IE1204 Digital Design

Institutionen för systemteknik, ISY, LiTH. Tentamen i. Tid: kl

VHDL 1. Programmerbara kretsar

IE1204 Digital Design

Tentamen i Digitala system - EITA15 15hp varav denna tentamen 4,5hp

Digital Design IE1204

Digital elektronik CL0090

IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare

IE1205 Digital Design: F4 : Karnaugh-diagrammet, två- och fler-nivå minimering

Exempel på tentamensfrågor Digitalteknik

IE1205 Digital Design: F9: Synkrona tillståndsautomater

Lösningsföslag till Exempel på tentamensuppgifter i Digitalteknik I

Sekvensnät. William Sandqvist

F5 Introduktion till digitalteknik

Repetition TSIU05 Digitalteknik Di/EL. Michael Josefsson

Digitalteknik syntes Arne Linde 2012

Konstruktionsmetodik för sekvenskretsar. Föreläsning 7 Digitalteknik, TSEA22 Mattias Krysander Institutionen för systemteknik

Digital Design IE1204

Digital Design IE1204

Laboration i digitalteknik Introduktion till digitalteknik

TSEA22 Digitalteknik 2019!

Digital Design IE1204

DESIGN AV SEKVENTIELL LOGIK

IE1204 Digital Design

Tentamensskrivning 11 januari 2016

Tentamen i Digitala system - EDI610 15hp varav denna tentamen 4,5hp

Mintermer. SP-form med tre mintermer. William Sandqvist

Tentamen i Digitalteknik TSEA22

Digital- och datorteknik, , Per Larsson-Edefors Sida 1

Digital Design IE1204

Digital Design IE1204

Laboration D159. Sekvensnät beskrivna med VHDL och realiserade med PLD. Namn: Datum: Epostadr: Kurs:

Programmerbara kretsar och VHDL 2. Föreläsning 10 Digitalteknik, TSEA22 Oscar Gustafsson Institutionen för systemteknik

Definition av kombinatorisk logik Olika sätt att representera kombinatorisk logik Minimering av logiska uttryck

Digital Design IE1204

Digital- och datorteknik

Tentamen i Digitalteknik 5p

Grundläggande digitalteknik

Sekvensnät i VHDL del 2

Lösningsförslag till tentamen i Digitalteknik, TSEA22

Konstruktion av digitala system - VHDL

Grundläggande Datorteknik Digital- och datorteknik

Hjälpmedel: Appendix A. VHDL-syntax. (bifogas detta prov) Appendix B.2. IEEE-package (bifogas detta prov)

Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D

Digitalteknik 7.5 hp distans: 5.1 Generella sekvenskretsar 5.1.1

Programmerbara kretsar och VHDL. Föreläsning 10 Digitalteknik, TSEA22 Mattias Krysander Institutionen för systemteknik

Tentamen i Digitalteknik, TSEA22

Repetition delay-element

Angående buffer. clk clear >=1 =9?

Tentamen i Digitalteknik, EITF65

Programmerbar logik (PLD) Programmeringsspråket VHDL Kombinatoriska funktioner i VHDL för PLD Sekvensfunktioner i VHDL för PLD

DIGITALTEKNIK. Laboration D172

PARALLELL OCH SEKVENTIELL DATABEHANDLING. Innehåll

-c wc. Pre- Next state Out- Vi ser att tillstånden är redan sorterade i grupper med olika utsignaler,

Laboration D184. ELEKTRONIK Digitalteknik. Sekvensnät beskrivna med VHDL och realiserade med PLD

DIGITALTEKNIK I. Laboration DE2. Sekvensnät och sekvenskretsar

IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare

Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D

Digital Design IE1204

LABORATIONSINSTRUKTION LABORATION

TSEA22 Digitalteknik 2019!

Tenta i Digitalteknik

Digital Design IE1204

Digitala system EDI610 Elektro- och informationsteknik

Asynkrona sekvensmaskiner

Översikt, kursinnehåll

Transkript:

Tentamen i IE1204/5 Digital Design onsdagen den 5/6 2013 9.00-13.00 Tentamensfrågor med lösningsförslag Allmän information Examinator: Ingo Sander. Ansvarig lärare: William Sandqvist, tel 08-790 4487 (Kista IE1204), Tentamensuppgifterna behöver inte återlämnas när du lämnar in din skrivning. Hjälpmedel: Inga hjälpmedel är tillåtna! Tentamen består av tre delar med sammanlagt 12 uppgifter, och totalt 30 poäng: Del A1 (Analys) innehåller åtta korta uppgifter. Rätt besvarad uppgift ger för sex av uppgifterna en poäng och för två av uppgifterna två poäng. Felaktig besvarad ger 0 poäng. Det totala antalet poäng i del A1 är 10 poäng. För godkänt på del A1 krävs minst 6p, är det färre poäng rättar vi inte vidare. Del A2 (Konstruktionsmetodik) innehåller två metodikuppgifter om totalt 10 poäng. För godkänt på del A1+A2 krävs minst 11p, är det färre poäng rättar vi inte vidare. Del B (Designproblem) innehåller två friare designuppgifter om totalt 10 poäng. Del B rättas bara om det finns minst 11p från tentamens A-del. OBS! I slutet av tentamenshäftet finns ett inlämningsblad för del A1, som kan avskiljas för att lämnas in tillsammans med lösningarna för del A2 och del B. För ett godkänt betyg (E) krävs minst 11 poäng från A1+A2. Betyg ges enligt följande: 0 11 16 19 22 25 F E D C B A Resultatet beräknas meddelas innan onsdagen den 26/6 2013. 1

2

Del A1: Analysuppgifter. Endast svar krävs på uppgifterna i del A1. Lämna svaren på inlämningsbladet för del A1 som du hittar på sista sidan av tentahäftet. 1. 2p/1p/0p En funktion f(x, y, z) beskrivs med uttrycket f ( x, y, z) = { SoP} = x + y z min a) ange den på normalform som en summa av mintermer (summa-av-produkter). f ( x, y, z) = { SoP} =? b) ange den som minimal produkt-av-summor! f ( x, y, z) = { PoS} =? 1. Lösningsförslag min 2. 1p/0p ny Två 4-bitstal adderas med en 4-bits heladderare (av den typ Du använt vid lab 74283). Det ena talet 1010 2 tas via xor-grindar och det andra talet 1010 2 tas direkt till heladderaren, se figuren. Vad blir summan (som binärtal) och vad blir utgående Carry-bit (C OUT )? 2. Lösningsförslag 3

3. 1p/0p ny Givet är ett Karnaughdiagram för en funktion av fyra variabler. a) Ange funktionen som minimerad summa av produkter, SoP-form. ( - i diagrammet står för don t care ) f ( a, b, c, d) = { SoP} =? min 3. Lösningsförslag 4. 2p/1p/0p NOR är komplett logik, alla andra grindtyper kan konstrueras med bara NOR-grindar. a) Ställ upp uttrycket för Q= f( AB, ) =? b) Förenkla uttrycket och ange namnet på funktionen. 4. Lösningsförslag Q= A+ B+ A+ B Q= A+ B+ A+ B= = { dm} = ( A+ B)( A+ B) = = AB + AB XOR 4

5. 1p/0p Ange den logiska funktionen som realiseras av CMOS-kretsen i figuren? Y = f( ABC,, ) =? 5. Lösningsförslag 6. 1p/0p ny Ett synkront sekvensnät, en räknare, startar i tillståndet Q 0 Q 1 Q 2 000. Visa utgångsvärdena Q 0 Q 1 Q 2 för de följande fyra klockpulserna. ( QQQ 0 1 2) = 000???????? 6. Lösningsförslag ( QQQ 0 1 2) = 000 001 101 111 110 5

7. 1p/0p Figuren visar en slags asynkron låskrets med en MUX. Följ signalerna A och B och rita hur signalen C blir. 7. Lösningsförslag 8. 1p/0p VHDL-koden beskriver en känd krets. Vilken? Välj mellan: a. Ett 4-bitars skiftregister. b. En 4-bitars binärräknare. c. En 4-bitars graykodräknare. d. En 1 av 4 multiplexer. e. En 2 till 4 avkodare. f. En 4 till 1 demultiplexer. ENTITY krets IS port( w: in std_logic_vector(1 DOWNTO 0); E: in std_logic; y: out std_logic_vector(3 DOWNTO 0); ) END krets; ARCHITECTURE funktion OF krets IS BEGIN IF E = '0' THEN y <= "0000"; ELSE WITH w SELECT y <= "0001" WHEN "00", "0010" WHEN "01", "0100" WHEN "10", "1000" WHEN "11", "0000" WHEN others; END IF; END PROCESS; END funktion; 8. Lösningsförslag e. En 2 till 4 avkodare. 6

Del A2: Konstruktionsmetodik. Observera! Del A2 rättas endast om Du är godkänd på del A1 ( 6p). 9. 5p En Boolesk funktionen Y av fyra variabler x 3 x 2 x 1 x 0 är realiserad med några multiplexorer, se figuren. a) Ange funktionen på minimerad SP-form (summa av produkter). b) Rita den minimerade funktionen med valfria grindar. 9. Lösningsförslag Direkt ur figuren med Boolesk algebra: Y= x x3( xx 1 0 + xx 1 ) + x2 x3( xx 1 0 + xx 1 ) + xx0 = ( ) ( ) 2 0 0 1 = x x x + x x x + x x x = x x + x x x Eller från sanningstabell: 3 2 1 3 2 1 2 1 0 3 1 2 1 0 Kontrollera med K-map att lösningen är minimal. 7

10. 5p En digital tärning en synkron räknare har sex tillstånd kodade så att vippornas utgångar direkt kan visa tärningskastet med lysdioder. Se tabellen. Tärningen har fyra D-vippor men använder bara 6 av de 16 möjliga tillstånden, de övriga kan utnyttjas som don t care. Så länge klockpulser, clock, når tärningen räknar den, när klockpulserna avbryts visas tärningskastet. D-vipporna har asynkrona PR och CLR-ingångar (se vippans symbol i figuren). De kan användas till att ge tärningen en fusk -funktion (cheat) som omedelbart ger tillstånd S 6, en sexa. + + + a) Ställ upp den kodade tillståndstabellen. Q Q Q Q + = f( Q Q Q Q ) A B C D A B C D + + + + b) Tag fram funktionerna för nästa tillstånd för de fyra vipporna. Q =? Q =? Q =? Q =? c) Rita en figur över hur cheat-signalen ska anslutas till D-vipporna. A B C D 10. Lösningsförslag 2 3 4 5 6 Q Q Q Q Q Q Q Q + + + + A B C D A B C D S1 ( 8) 1 0 0 0 0 1 0 0 S ( 4) 0 1 0 0 1 1 0 0 S S S S (12) 1 1 0 0 0 1 1 0 (6) 0 1 1 0 1 1 1 0 (14) 1 1 1 0 0 1 1 1 ( 7) 0 1 1 1 1 0 0 0 8

Del B: Designproblem. Observera! Del B rättas endast om Du har mer än 11p på del A1+A2. 11. 5p CMC7-tecknen användes förr för att mata in siffror med magnetiska kortläsare. Om man saknade kortläsare kunde tecknen även läsas manuellt. Tecknens digitala kod tolkas så att för 0 är mellan-rummet mellan två streck litet, medan det för 1 är ett stort mellanrum. Se fonten för siffran 1 som exempel. a) Ställ upp sanningstabellen för en CMC7/BCD kodomvandlare enligt figuren (BCD är binärkod). Inga andra inkombinationer förekommer än siffrorna 0 9 (använd don t care ). b) Minimera utsignalen Y 1 (SoP) och rita ett AND-OR grindnät för denna utsignal. c) Minimera utsignalen Y 0 (PoS) och rita ett OR-AND grindnät för denna utsignal. 11. Lösningsförslag 9

12. 5p Detektor till en partikelaccelerator. Utförd i state of the art teknik. Måste vara ett asynkront sekvensnät för att bli så snabbt som möjligt! (Kanske till CERN?). Svarar på frågan vem kom först?. Afirst A kom först Bfirst B kom först Reset ny mätning 10

Svaret ska innehålla ett tillståndsdiagram, en flödestabell, och en lämplig tillståndstilldelning som ger ett kapplöpningsfritt nät. Du ska ta fram de hasardfria uttrycken för nästa tillstånd, och utgångsvärdena, men Du behöver inte rita grindnäten. 12. Lösningsförslag 11

Hoppas det gick bra! 12