Tentamen med lösningar IE Digital Design Måndag 23/

Relevanta dokument
Tentamen IE Digital Design Måndag 23/

Omtentamen IE Digital Design Måndag 14/

Tentamen i IE Digital Design Fredag 21/

Tentamen i IE1204/5 Digital Design Torsdag 29/

Tentamen IE Digital Design Fredag 15/

Tentamen med lösningar i IE Digital Design Fredag 21/

Tentamen med lösningar i IE Digital Design Fredag 15/

Tentamen IE Digital Design Fredag 13/

Tentamen i IE1204/5 Digital Design måndagen den 15/

Omtentamen med lösningar IE Digital Design Måndag 14/

Tentamen i IE1204/5 Digital Design onsdagen den 5/

Tentamen med lösningar för IE1204/5 Digital Design Torsdag 15/

Tentamen i IE1204/5 Digital Design onsdagen den 5/

Tentamen med lösningar i IE1204/5 Digital Design Måndag 27/

Tentamen med lösningar i IE1204/5 Digital Design Torsdag 29/

Omtentamen med lösningar i IE1204/5 Digital Design Fredag 10/

Tentamen med lösningar IE Digital Design Fredag 13/

Tentamen IE1204 Digital Design Måndag 15/

IE1204/5 Digital Design typtenta

IE1204/IE1205 Digital Design

IE1204/5 Digital Design typtenta

IE1205 Digital Design: F9: Synkrona tillståndsautomater

Tenta i Digitalteknik

IE1204 Digital Design

Tenta i Digitalteknik

Digital Design IE1204

Tentamen i IE1204/5 Digital Design Måndag 27/

Sekvensnät. William Sandqvist

Tentamen i Digitalteknik TSEA22

Digital elektronik CL0090

DIGITALTEKNIK I. Laboration DE2. Sekvensnät och sekvenskretsar

Repetition delay-element

Försättsblad till skriftlig tentamen vid Linköpings universitet

Tenta i Digitalteknik

Tentamen. TSEA22 Digitalteknik 5 juni, 2015, kl

D2 och E3. EDA321 Digitalteknik-syntes. Fredag den 13 januari 2012, fm i M-salarna

Tenta i Digitalteknik

TSEA22 Digitalteknik 2019!

Tenta i Digitalteknik

Digitalteknik 7.5 hp distans: 5.1 Generella sekvenskretsar 5.1.1

Digital Design IE1204

Asynkrona sekvensmaskiner

Konstruktionsmetodik för sekvenskretsar

Digital Design IE1204

Digital- och datorteknik

Tentamen i Digital Design

Digital Design IE1204

Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D

IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare

Digital Design IE1204

IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare

IE1205 Digital Design: F13: Asynkrona Sekvensnät (Del 2)

Laboration D159. Sekvensnät beskrivna med VHDL och realiserade med PLD. Namn: Datum: Epostadr: Kurs:

Digital Design IE1204

Låskretsar och Vippor

Digital Design IE1204

Sekvensnät i VHDL del 2

IE1205 Digital Design: F10: Synkrona tillståndsautomater del 2

Digital Design IE1204

Digital- och datorteknik

Tentamensskrivning 11 januari 2016

Digital Design IE1204

Tentamen i Digitala system - EDI610 15hp varav denna tentamen 4,5hp

Sekvensnät Som Du kommer ihåg

Tenta i Digitalteknik

IE1204 Digital Design

Tentamen i Digitalteknik, TSEA22

Repetition och sammanfattning av syntes och analys av sekvensnät

Tenta i Digitalteknik

SEKVENSKRETSAR. Innehåll

DIGITALTEKNIK. Laboration D172

Tentamen i Digitalteknik 5p

Tentamen i EDA320 Digitalteknik för D2

Konstruktionsmetodik för sekvenskretsar. Föreläsning 7 Digitalteknik, TSEA22 Mattias Krysander Institutionen för systemteknik

Tentamen i Digitala system - EITA15 15hp varav denna tentamen 4,5hp

Digital elektronik CL0090

Programmerbar logik (PLD) Programmeringsspråket VHDL Kombinatoriska funktioner i VHDL för PLD Sekvensfunktioner i VHDL för PLD

Sekvensnät vippor, register och bussar

Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D

Laboration i digitalteknik Introduktion till digitalteknik

DESIGN AV SEKVENTIELL LOGIK

Digitalteknik F9. Automater Minneselement. Digitalteknik F9 bild 1

Tentamen i Digitalteknik, EITF65

Angående buffer. clk clear >=1 =9?

Lista på registeruppsättningen i PIC16F877A Datablad TTL-kretsar 74-serien

Laboration D184. ELEKTRONIK Digitalteknik. Sekvensnät beskrivna med VHDL och realiserade med PLD

Lösningsförslag till tentamen i Digitalteknik, TSEA22

Hjälpmedel: Appendix A. VHDL-syntax. (bifogas detta prov) Appendix B.2. IEEE-package (bifogas detta prov)

Institutionen för systemteknik, ISY, LiTH. Tentamen i. Tid: kl

DIGITAL ELEKTRONIK. Laboration DE3 VHDL 1. Namn... Personnummer... Epost-adress... Datum för inlämning...

TSEA22 Digitalteknik 2019!

VHDL 1. Programmerbara kretsar

Lösningsföslag till Exempel på tentamensuppgifter i Digitalteknik I

Lösningförslag till Exempel på tentamensfrågor Digitalteknik I.

Repetition TSIU05 Digitalteknik Di/EL. Michael Josefsson

Försättsblad till skriftlig tentamen vid Linköpings Universitet

Högskolan i Halmstad Digital- och Mikrodatorteknik 7.5p. Lista på registeruppsättningen i PIC16F877A Datablad TTL-kretsar 74-serien

Maurice Karnaugh. Karnaugh-diagrammet gör det enkelt att minimera Boolska uttryck! William Sandqvist

Chalmers ekniska Högskola Institutionen för Data- och Informationsteknik. EDA 321 Digitalteknik syntes Laboration 2 - VHDL

Tentamen i Digitalteknik, EIT020

Transkript:

Tentamen med lösningar IE04-5 Digital Design Måndag 3/0 07 4.00-8.00 Allmän information ( TCOMK, Ask for an english version of this exam if needed ) Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandvist Tentamensuppgifterna måste återlämnas när du lämnar in din skrivning. Hjälpmedel: Inga hjälpmedel är tillåtna! Tentamen består av tre delar med sammanlagt 4 uppgifter, och totalt 30 poäng: Del A (Analys) innehåller tio korta uppgifter. Rätt besvarad uppgift ger en poäng. Felaktig besvarad ger 0 poäng. Det totala antalet poäng i del A är 0 poäng. För godkänt på del A krävs minst 6p, är det färre poäng rättar vi inte vidare. Del A (Konstruktionsmetodik) innehåller två metodikuppgifter om totalt 0 poäng. För att bli godkänd på tentamen krävs minst poäng från AA, är det färre poäng rättar vi inte vidare. Del B (Designproblem) innehåller två friare designuppgifter om totalt 0 poäng. OBS! I slutet av tentamenshäftet finns ett inlämningsblad för del A, som ska avskiljas för att lämnas in tillsammans med lösningarna för del A och del B. För ett godkänt betyg (E) krävs minst poäng på hela tentamen. Vid exakt 0p från A(6p)A(4p) erbjuds komplettering (FX) till godkänt. Betyg ges enligt följande: 0 6 9 5 F E D C B A Resultatet beräknas meddelas före fredagen den 3/ 07.

Del A: Analysuppgifter Endast svar krävs på uppgifterna i del A. Lämna svaren på inlämningsbladet för del A som du hittar på sista sidan av tentahäftet.. p/0p En funktion f(x, y, z) är angiven som: f ( x, y, z) = y ( x z) x z Ange funktionen som produkt av summor (maxtermer). f ( x, y, z) PoS = { }? = Maxterms. Lösningsförslag. f ( x, y, z) = y ( x z) x z = xyz xyz xz xz = = xyz xyz xyz x yz xyz x yz { } f( x, y, z) = PoS = ( x y z) ( x y z) Maxterms. p/0p En räknare består av fyra D-vippor och en 4-bits adderare. Vipporna klockas samtidigt. Se figuren. Räknaren startar med vipporna 0-ställda 3 0 = 0000. Vad blir räknesekvensen från start och för de följande fyra klockpulserna? s 3 s s s 0 =?. Lösningsförslag. 00000=000 0000= ()0000 000 0000 000 3. p/0p Två stycken tvåkomplement 4-bitstal är (hexadecimalt) x = B 6 och y = E 6. Vad blir subtraktionen s = x - y? Ange svaret s som ett decimalt tal med tecken ± s 0 =? 3. Lösningsförslag. x = B 6 = -5 y = E 6 = -. s 0 = (-5) (-) = -3

4. p/0p Ett Karnaughdiagram för en funktion av fyra variabler Y = f(x 3, x, x, x 0 ) ges nedan. Ange funktionen minimerad Y min som en produkt av summor, på PoS form. - i diagramet står för don t care. 4. Lösningsförslag. Y = ( x x0)( x x )( x3 x x0) min 0 5. p/0p ACT är billiga programmerbara kretsar med multiplexorer. Figuren visar hur ett logikelement ser ut. Vilken funktion F(A, B) är det som realiseras med detta logikelement? Svara med funktionen på minimerad SoP-form. { }? F ( A, B ) = SoP = min 5. Lösningsförslag. F = A 0 A = A F = A A 0 = A F = B F B F = B A B A xnor 3

6. p/0p Vilken funktion realiserar CMOS-grinden? Tyvärr har en del av PullDown nätet blivit oläsligt (täckt med grön färg), men det går säkert att räkna ut grindens funktion ändå? Y ( A, B) =? 6. Lösningsförslag. Grinden avslutas med en inverterare. PullUp-nätet före inverteraren realiserar därför Y. Y = A B Y = A B = { dm} = A B 7. p/0p Rita in övergångsvilkoren för w vid pilarna i tillståndsdiagrammet. Svara i figuren på svarsblanketten. 7. Lösningsförslag. 8. p/0p En T-vippa startar med Q = 0. Signalen x är ansluten till T-ingången. Rita färdigt tidsdiagrammet för utsignalen Q. Svara i figuren på svarsblanketten. 4

8. Lösningsförslag. 9. p/0p Funktionen f i Karnaughdiagrammet ska användas till ett asynkront sekvensnät. Två hoptagningar (termer) har gjorts i diagrammet. Ange den ytterligarer term som måste läggas till för att funktionen ska kunna bli fri från hasard. HazardCover =? 9. Lösningsförslag. HazardCove r = db 0. p/0p VHDL koden nedan beskriver en typ av frekvensdelare. Antag att Input clock clk har frekvensen 00 MHz. Vad blir då frekvensen för Output clock cout? ENTITY clk_div IS PORT ( cout :out std_logic; -- Output clock clk :in std_logic; -- Input clock ); END ENTITY; ARCHITECTURE rtl OF clk_div IS SIGNAL flipflop_ :std_logic; BEGIN PROCESS(clk) BEGIN IF (rising_edge(clk)) THEN flipflop_ <= not flipflop_; END IF; END PROCESS; cout <= flipflop_; END ARCHITECTURE; 0. Lösningsförslag. flipflop_ <= not flipflop_; innebär att en D-vippas inversutgång ansluts till D-ingången. Vippan togglar, vilket ger en frekvensdelning till hälften. Frekvensen för cout f cout blir f clk / 00/ = 50 MHz. 5

Del A: Konstruktionsmetodik Observera! Del A rättas endast om Du är godkänd på del A. 4p En automatisk dörr styrs med en SR-låskrets. S ingången ska öppna dörren, R ingången ska stänga dörren, men efter minst 4s fördröjning (en sådan fördröjningskrets ingår redan i figuren och behöver inte konstrueras). Du ska i steg a) b) c) d) konstruera de logiknät som behövs. Använd valfria grindar. Logiknäten behöver inte minimeras, men sträva efter att inte använda onödigt många grindar. Blockschemat nedan visar var grindnäten för de olika deluppgifterna (a, b, c, d) passar in i konstruktionen. a) Signalen ska öppna dörren genom att m open = tills dörren når gränslägesbrytaren l opened (limit switch). Signalen ska stänga dörren genom att m close = tills dörren når gränslägesbrytaren l closed (limit switch). l opened = 0 när dörrarna nått öppet läge. l opened = alla andra lägen. l closed = 0 när dörrarna nått stängt läge. l closed = alla andra lägen. Rita det grindnät som behövs för denna funktion. 6

b) En operatör ska kunna öppna och stänga dörren direkt, med en nyckel omkopplare, K, oavsett signalerna från SR-låskretsen. k open = dörren ska öppnas. k close = dörren ska stängas. När k open och k close = 0 har operatören har ingen påverkan på funktionen. Inför grindar för denna funktion. c) Rörelsesensorerna s out och s in blir = när någon person närmar sig respektive sensor. Detta ska styra låskretsens S-ingång så att dörren öppnas. Om ingen person påverkar sensorerna, och om dörren är helt öppen, ska detta styra R-ingången (efter 4s fördröjningen) så att dörren stängs. Rita det grindnät som behövs för denna funktion. d) Man skaffar ett tidur, H, ( med separata händelser/utsignaler per dygn ) för att styra hur dörren manövreras under dygnet. h day = under dagtid. Dörren ska då öppnas med rörelsesensorerna för besökare för att gå in i lokalen och för att lämna lokalen. h day = 0 övrig tid (dvs. under natten). h evening = under 30 minuter efter det att lokalen stängts. Dörren ska då vara stängd för nya besökare utifrån, men dörren ska öppnas med rörelsesensorn för besökare som lämnar lokalen. h evening = 0 övrig tid. Rita det grindnät som behövs för denna funktion.. Lösningsförslag 7

. 6p Konstruera en synkron binärkodsräknare med en insignal w som följer tillståndsdiagrammet nedan. a) (p) Ställ upp den kodade tillståndstabellen. = f ( w ) (p) Tag fram minimerade uttryck för nästa tillstånd. =? =? b) (p) Realisera sekvensnätet med D-vippor. Använd NAND-grindar för funktionen enligt figuren. (p) Använd en 4: Multiplexor för funktionen enligt figuren. Svaret måste motiveras. Rita din lösning., w) : mux =?, =? =?, ( 00 mux0 mux0 mux =? c) (p) Till höger visas ett tillståndsdiagram för ett helt annat synkront sekvensnät med åtta tillstånd (A H). Tillståndsminimera detta. Svara med det minimerade sekvensnätets tillståndstabell och tillståndsdiagram. 8

. Lösningsförslag. a) (p) b) (p) (p) (p) = w w = w w = w c) (p) 9

Del B. Designproblem Observera! Del B rättas endast om Du har mer än p på del AA. 3. 5p En sekvensdetektor ska upptäcka varje gång en följd av minst två nollor..00.. eller minst två ettor... uppträder inuti en sekvens av synkrona bitar som inkommer till ingången w. Sekvensnätet startar med w = 0 och därmed anses att en nolla 0 har inkommit. Utsignalen z ska vara i ett klockpulsintervall direkt efter det att delsekvenserna har uppträtt. Sekvenskretsen är utförd som en Moore-automat med positivt flanktriggade D-vippor. a) (p) Rita tillståndsdiagram och ställ upp tillståndstabell. b) (p) Ställ upp kodad tillståndstabell, använd valfri tillståndskod. Tag fram minimerade utryck för nästa tillståndsavkodare och utgångsavkodare. c) (p) Rita schema, använd valfria grindar. 3. Lösningsförslag. = 0 w 0 w = w 0 w z = 0

4. 5p Synkroniserad pulsskur (burst). Ett asynkront sekvensnät har två ingångar, enable en och clock pulses cp. Så länge en = ska fullständiga pulser ( synkrona med cp ) sändas ut på en utgång burst b. Detta ska ske så fort en fullständig puls (cp = ) är möjlig. Om en blir = 0 under en pågående puls ska även denna puls sändas ut fullständigt. Signalen en är alltid längre än en cp puls och pulserna en kommer med långt tidsmellanrum. Se tidsdiagrammet för ett typiskt förlopp. a) (p) Rita tillståndsdiagram och ställ upp en korrekt flödestabell för sekvensnätet. b) (p) Gör en lämplig tillståndstilldelning med en exitations-tabell som ger nät som är fria från kritisk kapplöpning (kommentera hur Du uppnått detta). Du skall även ta fram de hasardfria uttrycken för nästa tillstånd (kommentera hur Du uppnått detta) samt ett uttryck för utgångsvärdet. c) (p) Rita grindnätet. (Använd valfria grindar). 4. Lösningsförslag. All state transitions have Haming distance when Gray code is used. Extra hazard cover is not needed. = cp cp 0 = cp en en 0 0 b = Lycka till!

Inlämningsblad för del A Blad ( ta loss och lämna in som blad tillsammans med lösningarna för del A och del B ) Efternamn: Förnamn: Personnummer: Blad: Skriv in dina svar för uppgifterna från del A ( till 0 ) Fråga Svar { PoS }? f ( x, y, z) = = Maxterms s 3 s s s 0 = 3 4 5 6 (Tvåkomplementtal) B 6 E 6 = ± s 0 =? Y = { PoS } = min? { }? F ( A, B ) = SoP = min Y ( A, B) =? 7 8 9 0 HazardCover =? f cout = [MHz] Nedanstående del fylls i av examinatorn! Del A (0) Del A (0) Del B (0) Totalt (30) Poäng 3 4 Summa Betyg