ALU:n ska anslutas hur då?

Aktivera Kursens mål: LV3 Fo7 Konstruera en dator mha grindar och programmera denna Aktivera Förra veckans mål: Konstruktruera olika kombinatoriska nät som ingår i en dator. Studera hur addition/subtraktion utförs (+flaggor) Konstruera register som används för att lagra data i datorn. Koppla samman register med bussar till en enkel dataväg Veckans mål: Koppla samman register och AL till en dataväg Förstå hur ett minne är uppbyggd och ansluta detta till datavägen Program och hur detta lagras i minne Fatta hur datorn startar och arbetar Räknare och mera vippor Dagens mål, Du ska kunna: Konstruera och använda en enkel dataväg Kunna programmera en enkel dataväg (RTN) Förstå uppbyggnaden av ett minne Använda en enkel dataväg med minne Förstå von Neumans princip med program och minne Ansluta CC-register till datavägen Funktion AL:n ska anslutas hur då? D(8) AL (8) (8) f 3 f f f = f(d,,f, ) Operation Arb s 99 Resultat Bitvis nollställning D Bitvis invertering D k Bitvis invertering k Bitvis OR D OR Bitvis AND D AND Bitvis XOR D XOR D + + D + D + FFH + D - + D + + D + D + D + D + k + D - - + Bitvis nollställning Bitvis nollställning Bitvis ettställning FFH Användning av resultatregister (R) för lagring av utdata från AL. Buss Anslutning av resultatregister (R) till buss. LD T Reg T Funktion D LD T AL Reg R Reg T Funktion D AL Reg R 3 4

Processor Dataväg Datadel nkel dataväg Ge ny klockpuls Ge nya styrsignaler Ge ny klockpuls Ge nya styrsignaler Ge ny klockpuls Ge nya styrsignaler Arb s 74 Fo7 Dagens mål: Konstruera och använda en enkel dataväg Kunna programmera en enkel dataväg (RTN) Förstå uppbyggnaden av ett minne Använda en enkel dataväg med minne Förstå von Neumans princip med program och minne Ansluta CC-register till datavägen Ge ny klockpuls Ge nya styrsignaler 5 6 Ge en sekvens av styrsignaler som utför: Fo7 RTN-beskrivning: : : 3: 4: 5: Dagens mål: Konstruera och använda en enkel dataväg Kunna programmera en enkel dataväg (RTN) Förstå uppbyggnaden av ett minne Använda en enkel dataväg med minne Förstå von Neumans princip med program och minne Ansluta CC-register till datavägen 7 8

Processor Minnet Minnet Arb s 8 Minne LD Data in Register Adressbuss (8) Primärminnen Sekundärminne Blockminne Minnet Program Data RAM-minnen: ROM PROM FLASH RWM Program Data Minnes adress k k+ k+ k+3 k+4 k+5 Data ut Minnet Minnesregister i Minnesregister i+ Minnesregister i+ Minnesregister i+3 Minnesregister i+4 Minnesregister i+5 MR MW MR Databuss (8) Läs Skriv Minne Data ut Adress Data in 9 Minns Man Minnet? Arb s 83 nkel dataväg med RWM Arb s 86 Avkodare Anslutningar till processorn Adress - Buss f (Adress ) f f f 55 (Adress 55) Skriv & Läs & LD Läs Buffert Minnes - register n MM_R MM_W Skriv & LD 55 Minnes - register 55 Data- Buss Läs & Läs n 55 Gör ppgift 75

Fo7 Dagens mål: Konstruera och använda en enkel dataväg Kunna programmera en enkel dataväg (RTN) Förstå uppbyggnaden av ett minne Använda en enkel dataväg med minne Förstå von Neumans princip med program och minne Ansluta CC-register till datavägen Program och minne John Louis Von Neumann (93-957) Det lagrade programmets princip, dvs program och data i samma minne. Maskinprogram i minnet Tillhörande assemblerprogram Arb s 9 Instruktion Adress Data 3 4 Program o Minne - forts Instruktionsformat INCA OP-kod Maskinprogram LDAA Adr OP-kod Adr Arb s 9 Maskinprogram F 6 B 6 3F 6 F 6 9 6 4 6 4A 6 Processorns arbetssätt Maskinprogram Tillhörande i minnet assemblerprogram Adr. C LDAB #$3 D 3 9 ADDB $F3 F F3 TFR B,A 4F CMPB #$3 3 3 6 BLO $9 4 3 RST FTCH Datadel Processor Dataväg Arb s 95 Adressdel XCT 5 6

Fo7 Fånga C-flaggan. Kap 7 Blå LD T Reg T Dagens mål: Konstruera och använda en enkel dataväg Kunna programmera en enkel dataväg (RTN) Förstå uppbyggnaden av ett minne Använda en enkel dataväg med minne Förstå von Neumans princip med program och minne Ansluta CC-register till datavägen Funktion D AL Reg R 7 8 Inkoppling av flaggregister mellan AL och buss. Inkoppling av väljare (multiplexer) för val av. LD T Reg T Kap 7 Blå LD T Reg T Kap 7 Blå Funktion D AL Reg R LD CC Reg CC C M X C 3 D Funkt AL Reg R LD CC Reg CC g g C O CC O CC 9

Inkoppling av väljare (mux) för val av indata till CC-registret. Kap 7 Blå Logiknät för databehandling med aritmetik/logikenhet (AL). C M X C 3 D Funkt LD T AL Reg R Reg T g LD CC MX Reg CC Kap 7 Blå LD A Reg A LD B Reg B C M X C 3 D Funkt LD T AL Reg R Reg T g LD CC MX Reg CC g g g g O CC O A O B O CC Veckans mål: LV3 Fo8 Koppla samman register och AL till en dataväg Förstå hur ett minne är uppbyggd, ansluta detta till datavägen Program och hur detta lagras i minne Fatta hur datorn startar och arbetar Räknare och mera vippor Beskriva Processorns Arbetssätt Ange styrsignalsekvens för RST Ange styrsignalsekvens för FTCH Ange styrsignalsekvenser för olika XCT-faser Konstruera och använda JK- och T-vippa Kunna analysera räknare Ta fram xcitationstabeller Processorns arbetssätt Datadel Processor Dataväg RST Adressdel FTCH Arb s 95 Maskinprogram Tillhörande i minnet assemblerprogram Adr. C LDB #$3 D 3 9 ADDB $F3 F F3 TFR B,A 4F CMPB #$3 3 3 6 BLO $9 4 3 XCT 3 4

Maskinprogram i minnet Adr. C LDB #$3 D 3 9 ADDB $F3 F F3 TFR B,A 4F CMPB #$3 3 3 6 BLO $9 4 3 Nästa operationskod Styrsignalgenerering för den databehandlande enheten. Kap 7 Blå Styrsignaler LD A O A Reg A LD B O B Reg B C M X C 3 g g D Funkt LD T AL Reg R Reg T g LD CC O CC MX Reg CC Kap 7 Blå och del av dataväg. LD I Instruktionsregister (I) Operationskod (Val av operation) LD A O A LD B O B AL- funktion 5 LD I Nästa operationskod Reg I Reset Styrsignaler från flaggregistret 6 Fo8 Processorns arbetssätt RST Arb s 95 Beskriva Processorns Arbetssätt Ange styrsignalsekvens för RST Ange styrsignalsekvens för FTCH Ange styrsignalsekvenser för olika XCTfaser Konstruera och använda JK- och T-vippa Kunna analysera räknare Ta fram xcitationstabeller 7 PC: Programräknare (Pekar på nästa instruktion) Datadel Processor Dataväg Adressdel PC PC = ) Bilda adressen FF Maskin Assembler program program Adr. F LDAA #$55 55 NOP 3 8 ADDA $5 4 5 3) Läs (start adr) från adr FF i minnet till PC F FF Reset Vektor ) Adressera Minnet (Adr FF) 8

Fo8 State RTNbeskr Styrsignaler Kommentar FF 6 R AL-fkn = F 6, AL-funktionen väljs så att talet FF 6 finns på AL:ns utgång. =. Laddingången på R-registret ettställs så att utvärdet från AL n (FF 6 ) laddas i R-registret vid nästa klockpuls. R MA =, LD MA =. Talet FF 6 i R-registret kopplas ut på bussen. Bussinnehållet laddas i minnesadressregistret vid nästa klockpuls. M PC MR=, LD =. Minnesinnehållet på adressen FF PC 6 läses. Det dataord som läses placeras i PC vid nästa klockpuls. Nästa klockcykel skall vara den första i FTCH-sekvensen. Beskriva Processorns Arbetssätt Ange styrsignalsekvens för RST Ange styrsignalsekvens för FTCH Ange styrsignalsekvenser för olika XCTfaser Konstruera och använda JK- och T-vippa Kunna analysera räknare Ta fram xcitationstabeller 9 3 Fo8 State RTN Styrsignaler Kommentar PC MA, O PC =, LD MA =, PC+ PC IncPC=. M I MR=, LD I =. Adressen till instruktionens operationskod kopieras från PC till minnesadressregistret MA. Adressen som finns i PC ökas med ett. Läs operationskoden från minnet. Placera den i instruktionsregistret I. Nästa state skall vara det första i XCT-sekvensen. Beskriva Processorns Arbetssätt Ange styrsignalsekvens för RST Ange styrsignalsekvens för FTCH Ange styrsignalsekvenser för olika XCTfaser Konstruera och använda JK- och T-vippa Kunna analysera räknare Ta fram xcitationstabeller (PC) OPKOD??? 3 3

(PC) F 55 Processorns arbetssätt Arb s RST FTCH XCT Instruktion: Format: LDAA #Data Ord: OP-kod (LDAA #$55) Ord: Data State RTN Styrsignale Kommentar r PCMA, OPC=, Instruktionens datadel finns i minnesordet efter OP-koden. När LDMA=, XCT-sekvensen inleds pekar PC på instruktionens datadel. PC kopieras därför över till minnesadressregistret MA så att datadelen kan läsas från minnet under nästa klockcykel. PC+PC IncPC=. Innehållet i PC ökas med ett, så att PC pekar på nästa adress i minnet där OP-koden för nästa instruktion skall finnas. MA MR=, Läs instruktionens datadel "Data" från minnet och placera den i LDA= A-registret. Nästa Digital klockcykel o Datorteknik skall OHLV3 vara den första i FTCH-sekvensen. 33 (Starttillstånd) Insignalen Reset= NF NF NF NF NF 3 4 5 6 7 NF 9 RST FTCH XCT 34 Fo8 Principen för JK-vippa: S5.5 Beskriva Processorns Arbetssätt Ange styrsignalsekvens för RST Ange styrsignalsekvens för FTCH Ange styrsignalsekvenser för olika XCTfaser Konstruera och använda JK- och T-vippa Kunna analysera räknare Ta fram xcitationstabeller J K & & S R S R C Q Q S R Q + Q Otillåtet J K S R Q + Q Q Q Q 35 36

JK - Vippan Jfr med SR-vippan T - Vippan S5.6 J J Q S S Q T J Q C C C K Q K K J K Q + Q Q Q R R S R Q + Q Otillåtet 37 Q Funktionstabell J K Q + Q Q' Funktionstabell T Q + Q Q 38 Asynkrona ingångar för ettställning och nollställning Vippor förses ofta med extra ingångar som påverka utsignalen oberoende av klockpulsen och övriga insignaler. Dessa ingångar kallas därför för asynkrona ingångar. För ett- (eng Preset) och nollställning (eng Clear) av utsignalen. Benämns S - R på samma sätt som S- och R-signalerna hos en SR-latch. S D C R D-vippan har asynkrona S- och R-ingångar. S5.7 39 Fo8 Beskriva Processorns Arbetssätt Ange styrsignalsekvens för RST Ange styrsignalsekvens för FTCH Ange styrsignalsekvenser för olika XCTfaser Konstruera och använda JK- och T-vippa Kunna analysera räknare Ta fram xcitationstabeller 4

J C K Arbetsgång - analys räknare Q J C K Q & J C K s5.4 -> Studera kopplingen och bestäm vippornas insignaler (T =, T =, T 3 =) Sätt upp en tabell med - Detta tillstånd (Alla kombinationer av Q, Q, Q 3 ) - Insignaler (T, T, T 3 ) - Nästa tillstånd (Q +, Q +, Q 3+ ) 3 Ange insignalernas värden i tabellen och---- 4 ange vad nästa tillstånd blir 5 Rita slutligen en tillståndsgraf Q 3 4 Analys räknare J K C Q ) ) T = T = Q T 3 = Q Q Funktionstabell T Q + Q Q J K C Q & Detta Insignaler Nästa Tillstånd Tillstånd Q 3 Q Q T 3 T T Q + 3 Q + Q + 3) 4) J K C s5.3 Q 3 4 Tillståndsdiagram: Q 3 Q Q Q + 3 Q + Q + Analys räknare Fördelar: Vi ser funktionen. Vi upptäcker om vi har gjort fel! q 3 q q 5) s5.6 43 ppgift 88 Välj en JK-vippa och anslut Q -utgången till J-ingången. ttställ de övriga ingångarna. Ge ett antal klockpulser och observera att utgångarna Arb s 6 Gör ppgift 88 44

Fo8 Beskriva Processorns Arbetssätt Ange styrsignalsekvens för RST Ange styrsignalsekvens för FTCH Ange styrsignalsekvenser för olika XCTfaser Konstruera och använda JK- och T-vippa Kunna analysera räknare Ta fram xcitationstabeller Syntes Räknare Konstruera en räknare som räknar sekvensen ---3- -4-5-- osv. Vi vet Detta tillstånd Vi vet Nästa tillstånd VAD SKA VIPPORNAS INSIGNALR VARA FÖR ATT HAMNA I NÄSTA TILLSTÅND???? NY TABLL 45 46 Digital tsignaler Insignaler Detta tillstånd Q Nästa tillstånd Q + q3 q q q q3 + q + q + + q J3 K3 J K J K J K? 47 xcitationstabeller - forts Vad blir utgången Q + om insignalen är.. Funktionstabell J K Q + Q Q o Datorteknik OHLV3 xcitationstabell Q Q + J K Kmp s 5.8 Vad skall ingången vara om tillståndsändringen i QQ + är.. 48

Fo9 Veckans mål: Koppla samman register och AL till en dataväg Förstå hur minne är uppbyggd, ansluta detta till datavägen Program och hur detta lagras i minne Fatta hur datorn startar och arbetar Räknare och mera vippor Konstruera räknare Använda räknaren 74HC63 Konstruera en Fast kopplat styrenhet till FLX Implementera RST-fasen i FLX Implementera FTCH-fasen i FLX Implementera olika XCT-faser i FLX tsignaler Insignaler Detta tillstånd Q Nästa tillstånd Q + q3 q q q q3 + q + q + + q J3 K3 J K J K J K 49 5 Arbetsgång - syntes räknare Konstruera en räknare som räknar sekvensen???? ppgift 93 Arb s Rita en tillståndsgraf Sätt upp en tabell med: - Detta tillstånd (Alla kombinationer av Q, Q, Q 3 ) - Nästa tillstånd (Q +, Q +, Q 3+ ) - Vippornas Insignaler 3 Ange Nästa tillstånd i tabellen 4 Använd vippornas excitationstabell och ange vippornas insignaler 5 Minimera uttrycken för insignalerna 6 Realisera räknaren 5 Konstruera en räknare som räknar sekvensen ---3- -4-5-- osv. Räknaren skall realiseras med JK-vippor grindar tillgängliga i Kopplingsboxen 5

Fo9 Konstruera räknare Använda räknaren 74HC63 Konstruera en Fast kopplat styrenhet till FLX Implementera RST-fasen i FLX Implementera FTCH-fasen i FLX Implementera olika XCT-faser i FLX Arb s 4 ppgift 96 -Räknaren 74HC63 Grönt = etta 53 54 Fo9 Konstruera räknare Använda räknaren 74HC63 Konstruera en Fast kopplat styrenhet till FLX Implementera RST-fasen i FLX Implementera FTCH-fasen i FLX Implementera olika XCT-faser i FLX IN- signaler en Arb s Klockpuls Nya styrsignaler T- Klockpuls Styr-enhet Nya styrsignaler signaler Klockpuls Nya styrsignaler Klockpuls 55 Nya styrsignaler 56

en - forts Arb s (4) en - forts Arb s 3 LD A LD B OP-kod LD A LD B (OP-kod) i 7 - i O A O B (i 7 - i ) (4) (N, Z, V, C) Reset O A O B f f f f 3 g g g IncPC IncS DecS MR MW Styrsignaler till datavägen (3 st) 57 Reset LOAD (Q 3 = ) CTR4 5CT= M M G3 3CT=5 G4 C5,3,4+,5 D,5 D,5 D,5 D q q q q 3 Kombinat oriskt nät f f f f 3 g g g IncPC IncS DecS MR MW NF Styrsignaler till datavägen (3 st) NF 58 Mask. prog Tillhörande i minnet assemblerprog Adr. C LDAB #$3 D 3 9 ADDB $F3 F F3 TFR B,A 4F CMPB #$3 3 3 6 BLO $9 4 3 RST OP-kod OP-kod FTCH Adr XCT Från flaggregistret C V Z N Från instruktionsregistret i i i 4 C C N N OP-kods avkodare I I I I 4 Flaggvillkor I Q 5 I 4 Q 5 I 7 Q 6 I 7 Q 9 Q 5 I Q 5 I 4 Q 6 I 7 Q 9 I AD Arb s 4 LD A Styrsignaler (3 st) i 6 64 i 7 8 I FF I Q 5 Q 5 I I Q 5 Q 5 I NF NF NF NF NF NF Tillståndsavkodare Från Q räknaren Q Q q q 4 Q 3 q Q 4 q 3 8 Q 5 I Q 5 Q 5 I NF RST FTCH XCT 59 Q I C6 Digital o Datorteknik Q OHLV3 Q 5 I C6 6

en - forts Arb s 5 Fo9 Avkodade insignaler till styrenheten I Q 5 I 4 Q 5 I 7 Q 6 Booleskt uttryck: LD A = Q 5 I + Q 5 I 4 + Q 6 I 7 + + Q 9 I AD AND-OR area Q 5 I Q 5 I 4 Q 6 I 7 tsignal från styrenheten LD A Konstruera räknare Använda räknaren 74HC63 Konstruera en Fast kopplat styrenhet till FLX Implementera RST-fasen i FLX Implementera FTCH-fasen i FLX Implementera olika XCT-faser i FLX I AD Q 9 Q 9 I AD 6 6 Processorns arbetssätt RST Arb s 95 Processorns arbetssätt - RST PC: Programräknare (Pekar på nästa instruktion) Datadel Processor Dataväg Adressdel PC PC = ) Bilda adressen FF 3) Läs (start adr) från adr FF i minnet till PC Maskin Assembler program program Adr. F LDAA #$55 55 NOP 3 8 ADDA $5 4 5 F FF Reset Vektor ) Adressera Minnet (Adr FF) 63 Tillstånd Summaterm RTN-beskrivning Styrsignaler (=) Q Q FF 6 R f 3, f, f, f, Q Q R MA, LD MA Q Q M PC MR, LD PC 64

Processorns arbetssätt - FTCH (PC) F 55 Instruktion: Format: LDAA #Data Ord: OP (LDAA #$55) Ord: D Tillstånd Summaterm RTN-beskrivning Styrsignaler (=) Q 3 Q 3 PC MA O PC, LD MA Q 4 Q 4 PC+ PC M I IncPC MR, LD I Tillstånd Summaterm RTN-beskrivning Styrsignaler (=) Q 5 Q 5 *I F PC MA O PC, LD MA Q 6 Q 6 *I F PC+ PC M A IncPC MR, LD A, NF 65 66 Aktivera Processorns arbetssätt Ge ny klockpuls Ge nya styrsignaler Ge ny klockpuls RST FTCH XCT Ge nya styrsignaler Ge ny klockpuls Ge nya styrsignaler OP-kod OP-kod Adr Tillstå Summater RTN-beskrivning Styrsignaler (=) nd m nstruktionsnr (OP-kod) AND State xx I9 * Q5 I9 * Q6 I9 * Q7 Y Z Q P W NF 67 Ge ny klockpuls Ge nya styrsignaler NF NF NF NF NF NF RST FTCH XCT 68