Datorarkitekturer med operativsystem ERIK LARSSON

Transkript

1 Datorarkitekturer med operativsystem ERIK LARSSON

2 Översikt Processorn Maskininstruktioner

3 Dator Primärminne Data/instruktioner Kontroll Central processing unit (CPU) Fetch instruction Execute instruction

4 Användarprogram, OS och hårdvara Applikationsprogram, t ex Word, Facebook, är ofta skrivna i ett högnivåspråk, t ex C, C++. System programvara Kompilatorer: Översätter program i högnivåspråk till maskinspråk Operativsystem: Hårdvara» Hantera I/O, minne och schemaläggning av jobb (tasks) Processor, minne, I/O-kontrollenhet

5 Program Abstraktionsnivå: Högnivåspråk Assemblyspråk Maskinspråk

6 Register Primärminne Instruktioner och data Data/instruktioner Kontroll Central processing unit (CPU) Register Fetch instruction Execute instruction

7 Register Alla processorer har någon form av register fil för att temporär lagra operander MIPS har en 32x32-bitars registerfil Används för data som används frekvent Numreras 0 till bitars data kallas ett word Assembler namn $t0, $t1,, $t9 för temporära värden $s0, $s1,, $s7 för sparade (subrutin) värden Design regel: Mindre minne är snabbare

8 Register och primärminne Högnivåspråk: a=b+c; Assemblyspråk: ADD a, b, c Kompilatorn hittar en maskininstruktion som passar 3 minnesaccesser: Hämta b Hämta c Skriv a

9 Register och primärminne Högnivåspråk: a=b+c+d; Alternativ 1: ADD a, b, c //adderar b och c, resultat i a ADD a, a, d //adderar a (som är b+c) med d, resultat i a Antal minnesaccesser: 6=3+3 Tid för en minnesaccess: 100 ns gör att minnesläsning/ skrivning tar 600 ns

10 Register och primärminne Högnivåspråk: a=b+c+d; Alternativ 2: ADD r1, b, c //adderar b och c, resultat i register 1 ADD a, r1, d //adderar a (som är i r1) med d, resultat i a Antal minnesaccesser: 4=2+2 Tid för en: minnesaccess: 100 ns registeraccess 1 ns: Minnesläsning/skrivning tar ns = 402 ns 30% sparad tid ( )/600

11 Primärminne LOAD läs i data i minne STORE skriv data i minne Adress Instruktion/Data

12 Variabler och minne Exempel, C deklaration x char; // värde mellan 0 och byte 8 bitar ger att dessa tal kan representeras: Binärt Decimalt

13 Variabler och minne Exempel, C deklaration x unsigned char; // värde mellan -127 och byte 8 bitar: Hur representera - talen? Binärt Decimalt ? ? ?

14 Variabler och minne Alternativ 1: MSB är teckenbit //Most Significant Bit Får 2 nollor (-0 och 0) Binärt Decimalt

15 Variabler och minne Alternativ 2: Två-kompliment Binärt Decimalt Exempel: -1 ( ) + 1 = 0

16 Minne Exempel: C deklaration x char; // char behöver 1 byte LOAD r1, 3 // ladda register r1 med data som finns på plats 3 STORE r1, 3 / spara det som finns i register r1 på plats 3 Adress Instruktion/Data

17 Minne Exempel: C deklaration x int; // int beöver 2 bytes LOAD r1, 3 // ladda register r1 med data som finns på plats 3 och? STORE r1, 3 / spara det som finns i register r1 på plats 3 och? Adress Instruktion/Data

18 Byte eller wordadresserat minne Adress Byte Data Adress Byte Data

19 Byte eller word adresserat minne? Byteadresserat Måste hålla koll på vad som ska anses vara ord Exempel: Läs adress 4, som är en del i ett ord. Wordadresserat: Läs word (4 byte) per gång. Fragmentering om en byte ska lagras (tar 4 bytes). Adress Byte Data

20 Hur sätts byte ihop till word? Byte 4, 5, 6, och 7 bildar ett ord, men hur ser ordet ut? Två alternativ: (ordning 4, 5, 6, 7) Little Endian (ordning 7, 6, 5, 4) Big Endian Adress Byte Data

21 ALU Primärminne Instruktioner och data Data/instruktioner Kontroll ALU Central processing unit (CPU) Register Fetch instruction Execute instruction

22 Processorn (CPU) Central processing unit (CPU) Digital signaling processor (DSP) Graphics Processing Unit (GPU) Flyttals Processor Unit (FPU)

23 Arithmetic Logic Unit (ALU) OP IN 1 UT ALU IN 2 Status

24 Kontrollenhet Primärminne Instruktioner och data Data/instruktioner Kontroll ALU Central processing unit (CPU) Register Kont roll Fetch instruction Execute instruction

25 Processorn

26 Kontrollenhet

27 Exekvering av en instruktion (1) Hämta instruktion på (där PC pekar) Fetch (2) Flytta instruktionen till CPU (3) Avkoda instruktionen: MOVE, Adress, 011 Register 3 (4) Hämta data på adress: Execute (5) Lagra datan i register 3 Primärminne Address Instruktion/data Data Instruktioner Register CPU Kontrollenhet Aritmetisk Logisk Enhet (ALU)

28 Sekventiell logik Register: lagrar data Använder klocka för att bestämma när data ska uppdateras Flank-triggat (Edge-triggered): uppdaterar när Clk går från 0 till 1 D Clk Q Clk D Q

29 Kontrollenhet ADD XOR ClearY System buss Z Z in ALU Y MBR MAR PC Z out Carry in Y out Y in MBR out MBR in MAR in PC out PC in R0 out R0 in RN out RN in IR in IR out Kontroll signaler MBR out R 0 R n IR Klocka Kontrollenhet Y in R0 RN out out MAR in Statussignaler Carry, overflow MAR out PC in ADD

30 Kontrollenhet Instruktion: ADD R1, R3 // R1 <- R1 + R3 Kontrollsteg: 1. PC out, MAR in, Read, Clear Y, Carry-in, Add, Z in 2. Z out, PC in 3. MBR out, IR in 4. R1 out, Y in 5. R3 out, Add, Z in 6. Z out, R1 in, End

31 Kontrollenhet ADD XOR ClearY System buss Z Z in ALU Y MBR MAR PC Z out Carry in Y out Y in MBR out MBR in MAR in PC out PC in R0 out R0 in RN out RN in IR in IR out Kontroll signaler MBR out R 0 R n IR Klocka Kontrollenhet Y in R0 RN out out MAR in Statussignaler Carry, overflow MAR out PC in ADD

32 Kontrollenhet Instruktion: ADD R1, R3 // R1 <- R1 + R3 Kontrollsteg: 1. PC out, MAR in, Read, Clear Y, Carry-in, Add, Z in 2. Z out, PC in 3. MBR out, IR in 4. R1 out, Y in 5. R3 out, Add, Z in 6. Z out, R1 in, End

33 Kontrollenhet ADD XOR ClearY System buss Z Z in ALU Y MBR MAR PC Z out Carry in Y out Y in MBR out MBR in MAR in PC out PC in R0 out R0 in RN out RN in IR in IR out Kontroll signaler MBR out R 0 R n IR Klocka Kontrollenhet Y in R0 RN out out MAR in Statussignaler Carry, overflow MAR out PC in ADD

34 Fetch Instruction 32-bit register Increment by 4 for next instruction

35 Kontrollenhet Instruktion: ADD R1, R3 // R1 <- R1 + R3 Kontrollsteg: 1. PC out, MAR in, Read, Clear Y, Carry-in, Add, Z in 2. Z out, PC in 3. MBR out, IR in 4. R1 out, Y in 5. R3 out, Add, Z in 6. Z out, R1 in, End

36 Kontrollenhet ADD XOR ClearY System buss Z Z in ALU Y MBR MAR PC Z out Carry in Y out Y in MBR out MBR in MAR in PC out PC in R0 out R0 in RN out RN in IR in IR out Kontroll signaler MBR out R 0 R n IR Klocka Kontrollenhet Y in R0 RN out out MAR in Statussignaler Carry, overflow MAR out PC in ADD

37 Kontrollenhet Instruktion: ADD R1, R3 // R1 <- R1 + R3 Kontrollsteg: 1. PC out, MAR in, Read, Clear Y, Carry-in, Add, Z in 2. Z out, PC in 3. MBR out, IR in 4. R1 out, Y in 5. R3 out, Add, Z in 6. Z out, R1 in, End

38 Kontrollenhet ADD XOR ClearY System buss Z Z in ALU Y MBR MAR PC Z out Carry in Y out Y in MBR out MBR in MAR in PC out PC in R0 out R0 in RN out RN in IR in IR out Kontroll signaler MBR out R 0 R n IR Klocka Kontrollenhet Y in R0 RN out out MAR in Statussignaler Carry, overflow MAR out PC in ADD

39 Kontrollenhet Instruktion: ADD R1, R3 // R1 <- R1 + R3 Kontrollsteg: 1. PC out, MAR in, Read, Clear Y, Carry-in, Add, Z in 2. Z out, PC in 3. MBR out, IR in 4. R1 out, Y in 5. R3 out, Add, Z in 6. Z out, R1 in, End

40 Kontrollenhet ADD XOR ClearY System buss Z Z in ALU Y MBR MAR PC Z out Carry in Y out Y in MBR out MBR in MAR in PC out PC in R0 out R0 in RN out RN in IR in IR out Kontroll signaler MBR out R 0 R n IR Klocka Kontrollenhet Y in R0 RN out out MAR in Statussignaler Carry, overflow MAR out PC in ADD

41 Kontrollenhet Instruktion: ADD R1, R3 // R1 <- R1 + R3 Kontrollsteg: 1. PC out, MAR in, Read, Clear Y, Carry-in, Add, Z in 2. Z out, PC in 3. MBR out, IR in 4. R1 out, Y in 5. R3 out, Add, Z in 6. Z out, R1 in, End

42 Kontrollenhet ADD XOR ClearY System buss Z Z in ALU Y MBR MAR PC Z out Carry in Y out Y in MBR out MBR in MAR in PC out PC in R0 out R0 in RN out RN in IR in IR out Kontroll signaler MBR out R 0 R n IR Klocka Kontrollenhet Y in R0 RN out out MAR in Statussignaler Carry, overflow MAR out PC in ADD

43 Kontrollenhet Kontroll signaler System buss MBR MAR ALU R 0 R n PC IR Klocka Kontrollenhet Statussignaler

44 Översikt Processorn Maskininstruktioner Adressering Hopp och subrutiner Inmatning/utmating (Input/Output (I/O)) Instruktionsformat

45 Maskininstruktioner Definitioner: Vad ska göras (operationskod)? Vem är inblandad (source operander)? Vart ska resultatet (destination operand)? Hur fortsätta efter instruktionen? Opcode Operand (minne) Operand (register)

46 Maskininstruktioner Att bestämma: Typ av operander och operationer Antal adresser och adresserings format Registeraccess Instruktionsformat» Fixed eller flexibelt

47 Maskininstruktioner Typer av instruktioner: Aritmetiska och logiska (ALU) Dataöverföring Hopp In- och utmatning

48 Aritmetiska operationer Addition (+) och subtraktion (-) Två källor (sources) och en destination (destination) add a, b, c # a får värdet b + c Alla aritmetiska funktioner följer detta mönster Design regel: Enkelhet föredrar regelbundenhet Regelbundenhet gör implementation enklare Enkelhet ökar möjligheten till högre prestanda till lägre kostnad

49 Aritmetiska operationer C kod: f = ( g + h ) ( i + j ); Kompileras till assemblykod (MIPS): add t0, g, h # temp t0 = g + h add t1, i, j # temp t1 = i + j sub f, t0, t1 # f = t0 - t1

50 Översikt Processorn Maskininstruktioner Adressering Instruktionsformat Hopp och subrutiner Inmatning/utmating (Input/Output (I/O))

51 Varför olika sätt att adressera? Öka flexibiliteten vid programmering, vilken förenklar programmering Antal bitar för att specificera en adress är begränsat. Exempel: Om 8-bitar används: Minne. Adress.. Extra tid (jmf ovan) kan 2 8 adresser pekas ut. Men, om 8-bitar används att peka ut ett register som innehåller adress kan 2 16 adresser pekas ut. Adress.. Minne R1 Adress. (16-bitar)

52 Adressering: avvägningar Få och enklar adresseringsmöjligheter Stora adressfält i instruktion för att kunna täcka stor adressrymd Begränsar programmering Snabbare adressberäkning Mindre komplex processor Många och avancerade adresseringsmöjligheter Tillåter mindre addressfält utan att påverka adressrymd Flexibel programmering Kan ge långsam adressberäkning Ökar komplexitet av processorn

53 Adressering Immediate adressering ADD R4,#3 //R4<-R4+3 Operanden finns direkt i instruktionen ADD R4 3

54 Adressering Direkt adressering ADD R4, 3 //R4<-R4+[3] Adressen till operanden ligger i instruktionen ADD R4 3 Adress Data

55 Adressering Register adressering ADD R4,R3 //R4<-R4+R3 Liknar direkt adressering men istället för att peka ut i minnet så pekas ett register ut ADD R4 3 Register Data

56 Adressering Register adressering ADD R4,R3 //R4<-R4+R3 Liknar direkt adressering men adressfält pekar ut register och inte minnet ADD R4 3 Register Data

57 Adressering Memory indirect ADD R4,(3) R4<-R4+[[3]] Instruktionen innehåller adressen till en minnesplats som innehåller den önskade adressen ADD R4 3 Adress Med indirekt adressering kan en större minnesarea adresseras då stora adresser kan läggas i minnet och instruktionen pekar ut dem. Data

58 Adressering Register indirect ADD R4,(R3) R4<-R4+[R3] Liknar indirekt adressering men instruktion pekar ut register istället för minnesplats ADD R4 3 R3 Adress Data

59 Adressering Displacement ADD R4,R1.X R4 R4+[R1+X] Ett bas register (vanligen ett general purpose register) ger basen och ett par bitar ger displacement (en offset från base register) ADD R1 3 R1 + Adress Data

60 Adressering Indexerad ADD R4,X[R1] R4 R4+[X+R1] Liknar displacement men är tvärtom. Register (här R1) innehåller displacement (offset) från base givet i instruktionen ADD R1 3 R1 + Adress Data Indexerad adressering kan kombineras med auto increment/decrement förenklar arbete med arrayer

61 Adressering Relativ adressering Använd t ex PC för att skapa adress. Enbart liten bit finns i instruktionen ADD R4 3 PC + Adress Data

62 Hoppinstruktion Nästa instruktion antas normalt sätt vara nästa i programmet. PC=PC+1; Programräknaren (program counter) räknas upp och nästa instruktion hämtas För att göra hopp till annan del av kod, ladda programräknaren med nytt värde PC=ditt hopp ska sek Två typer av hopp Ovillkorliga hopp Villkorliga hopp

63 Ovillkorliga hopp Exempel: Programräknaren får nytt värde och hämtar nästa instruktion på nytt ställe Adress Instruktion Kommentar Instruktion 29 //Instruktion 29, PC=PC BR // PC = 10101, PC=PC Instruktion 31 //Instruktion 31, PC=PC : Instruktion 89 //Instruktion 89, PC=PC+1

64 Villkorliga hopp Villkor bestäms av flaggor i statusregister De vanligaste flaggorna är: N: 1 om resultatet är negativt (annars 0) Z: 1 om resultatet är noll (annars 0) V: 1 om aritmetiskt overflow (annars 0) C: 1 om carry (annars 0) UT OP ALU IN 1 IN 2 Status

65 Villkorliga hopp Exempel: SUB R1, #1 BEZ TARGET Kan påverka statusflagga R1=R1-1 IF Z=1 THEN PC=TARGET Kollar statusflagga OP IN 1 N Z V C UT ALU IN 2 Status

66 Villkorliga hopp ADD XOR ClearY System buss Z Z in ALU Y MBR MAR PC Z out Zero Carry in Y out Y in MBR out MBR in MAR in PC out PC in R0 out R0 in RN out RN in IR in IR out Kontroll signaler MBR out R 0 R n IR Klocka Kontrollenhet Y in R0 RN out out MAR in Statussignaler Carry, overflow MAR out PC in ADD

67 Subrutiner och funktioner Program: void main(void){ int a, b, c; a=5; b=6; c=my_add(a,b); } Exekvering: a=5 //instruktion 1 b=6 //instruktion 2 funktionsanrop +parameteröverföring c=my_add(a,b); instruktion 11 återhopp+parameteröverföring int my_add(int x, int y){ return x+y; }

68 Subrutiner och funktioner Problem instruktion 1 call proc A instruktion 3 instruktion 4 call proc A instruktion 6 Hopp till subrutin Återhopp Parameteröverföring Nästlade subrutinanrop proca: instruktion 11 call proc B instruktion 13 return procb: Instruktion 21 Instruktion 22 return Exekvering: instruktion 1 instruktion 11 //Proc A Instruktion 21 //Proc B Instruktion 22 instruktion 13 //Proc A instruktion 3 instruktion 4 instruktion 11 //Proc A Instruktion 21 //Proc B Instruktion 22 instruktion 13 //Proc A instruktion 6

69 Subrutiner och funktioner instruktion 1 call proc A instruktion 3 instruktion 4 call proc A instruktion 6 Vid call: Innan hopp, spara PC proca: instruktion 11 call proc B instruktion 13 return Vid call: Innan hopp, spara PC procb: Instruktion 21 Instruktion 22 return Vid call: Innan hopp, spara PC Vid return: Kolla återhopp Vid return: Kolla återhopp

70 Återhopp och parameteröverföring Register Använd ett antal register för att spara återhoppsadress och för parameteröverföring Fördel: snabbt. Nackdel: register behövs Stack Reservera en del av minnet och skapa en kö som fungerar enligt Last-In First-Out Fördel: stort. Nackdel: långsamt (jmf register)

71 Stack 1 2 Två operationer: push och pop Push A A Adress Byte Data Push 0 A Push B B A 4 Pop A 5 Pop 1 Stackpekare Stack

72 Stack 1 2 Två operationer: push och pop Push A A Adress Byte Data Push 0 A Push B B A 4 Pop A 5 Pop 2 Stackpekare A

73 Stack 1 2 Två operationer: push och pop Push A A Adress Byte Data Push 0 A Push B B A 4 Pop A 5 Pop 3 Stackpekare A 5 5 B

74 Stack 1 2 Två operationer: push och pop Push A A Adress Byte Data Push 0 A Push B B A 4 Pop A 5 Pop 4 Stackpekare A 5 5 B

75 Stack 1 2 Två operationer: push och pop Push A A Adress Byte Data Push 0 A Push B B A 4 Pop A 5 Pop 5 Stackpekare A 5 5 B

76 Stack för subrutiner och funktioner Push 10 (tid 2) Push 2 (tid 1) Push 10 (tid 6) instruktion 1 call proc A instruktion 3 instruktion 4 call proc A instruktion 6 Push 5 (tid 5) proca: instruktion 11 call proc B instruktion 13 return Pop (tid 4) ger procb: Instruktion 21 Instruktion 22 return Pop (tid 3) ger Pop (tid 8) Pop (tid 7) Ger 5 10 ger

77 Register för subrutiner och funktioner R 0 Alla register R N Level i Register window In Local Out CWP: Current Window Pointer Level i+1 Level i+2 CWP CWP In Local Out In Local Out instruktion 1 call proc A instruktion 3 instruktion 4 call proc A instruktion 6 proca: instruktion 11 call proc B instruktion 13 return procb: Instruktion 21 Instruktion 22 return CWP

78 In- och utmatning Läsning och skrivning: Enhet för indata Primärminne (CPU) Enhet för utdata Sekundärminne

79 Minnesmappad och isolerad I/O

80 Exempel på minnesmappad I/O LOAD R1, 7 //Ladda R1 med värde på adress 7 STORE R1, 6 //Lagra värdet i R1 på adressplats 6 Adress Instruktion/ Data

81 Instruktionsformat Hur definiera fälten i instruktioner? Opcode Operand1 Operand2 Hur ska högnivåspråk kompileras och exekveras effektivt? Abstraktionsnivå Högnivåspråk Maskinspråk Semantiskt gap

82 Semantiskt glapp Två alternativ: CISC (Complex Instruction Set Computers): utveckla komplex arkitektur med många instruktioner och många adresseringsmöjligheter; ta med instruktioner som liknas högnivåinstruktioner. RISC (Reduced Instruction Set Computers): förenkla instruktionsuppsättningen och anpassa den till de verkliga kraven ett applikationsprogram har

83 Instruktionsformat Vissa opcoder har givet adressläge (ex. I/O) medan andra kan tillåta olika moder. Opcode Operand1 Operand2 Mode bits ADD R4,#3 //R4<-R4+3 ADD R4, 3 //R4<-R4+[3] ADD R4,R3 //R4<-R4+R3 För adressering: peka ut alla register och nå all data i minnet.

84 Antal adresser i instruktion För att beräkna: X = (A+B)*C 4-adress instruktioner: Op A1, A2, A3, A4 //A1 <- [A2] op [A3], nästa instruktion = A4 I1: ADD X, A, B, I2 I2: MUL X, X, C, I3 I3: 3-adress instruktioner: Op A1, A2, A3 //A1 <- [A2] op [A3] I1: ADD X, A, B I2: MUL X, X, C I3: OP A1 A2 A3 A4 OP A1 A2 A3

85 Antal adresser i instruktion För att beräkna: X = (A+B)*C 2-adress instruktioner: Op A1, A2 //A1 <- [A1] op [A2] MOVE A, X ADD X, B MUL X, C 1-adress instruktioner: Op A1 //Acc <- [Acc] op [A1] LOAD A ADD B MUL C STORE X OP A1 A2 OP A1

86 Antal adresser i instruktion Vanligast med 2 och 3 adresser i instruktioner 4 adress instruktioner är opraktiskt. Nästa instruktion antas vara nästa instruktion. PC räknas upp av sig själv. Måste ha hopp-instruktioner 1 adress instruktion är ganska begränsande Exempel, antag 32 register (5 bitar behövs): 3-adress format: 15 bitar 2-adress format: 10 bitar 1-adress format: 5 bitar OP Rdest Rsrc1 Rsrc2 Få adresser, få instruktioner förenklar processorn men gör den mer primitiv

87 Intel x86 ISA Utveckling med backward compatibility 8080 (1974): 8-bit microprocessor» Accumulator, plus 3 index-register pairs 8086 (1978): 16-bit extension to 8080» Complex instruction set (CISC) 8087 (1980): floating-point coprocessor» Adds FP instructions and register stack (1982): 24-bit addresses, MMU» Segmented memory mapping and protection (1985): 32-bit extension (now IA-32)» Additional addressing modes and operations» Paged memory mapping as well as segments

88 Intel x86 ISA Bakåtkompabilitet (Backward compatibility)

89 Sammanfattning Processorn består av register, aritmetisk enhet (ALU) och en kontrollenhet Registren används för att lagra data/instruktioner temporärt ALU:n gör alla beräkningar Kontrollenheten styr aktiviteten i processorn

90 Sammanfattning Instruktionsuppsättningen och dess format är karakteristiskt för en processor Normalt sett har en processor instruktioner för förflyttning av data, aritmetiska/logiska beräkningar, programkontroll (hopp), och I/O. För programkontroll (hopp) finns ovillkorliga och villkorliga hopp. Villkorliga hopp tas beroende på innehåll i statusregister Subrutiner, procedurer och funktionsanrop kan lösas med hjälp av en stack eller register I/O funktioner kan vara minnesmappade I/O hanteras med läsning och skrivning i minnet eller som isolerad I/O speciella instruktioner för I/O

91 Sammanfattning Adresser till operander kan specificeras om olika sätt. Adressering ska göras till stor adressrymd, flexibelt för programmeraren, och med snabb adress översättning Addressing modes: Immediate addressing Direct + Register addressing Indirect addressing Displacement, Relativ och Indexed Stack adressing Instruktionsformat definierar hur bitarna/fälten i en instruktion är organiserade och hur långa de är. Instruktioner kan vara av fixed längd eller flexibel längd

92