Improved-MOESI Cache koherens Protokoll

Save this PDF as:
 WORD  PNG  TXT  JPG

Storlek: px
Starta visningen från sidan:

Download "Improved-MOESI Cache koherens Protokoll"

Transkript

1 Improved-MOESI Cache koherens Protokoll Abstrakt I en multicore, flerkärninga processor med delat minne kan koherens problem förekomma. En lösning till detta är att implementera cache koherens protokoll. Dessa protokoll spelar en viktig roll i processorns prestation. MSI, MESI och MOESI är ett par buss-baserade protokoll som redan finns att tillgå. Dessa skiljer sig huvudsakligen i hur de svarar på busstransaktioner och hur bussens tillståndsövergång. I denna rapport ska jag skriva om och jämföra fyra olika buss-baserade protokoll, de tre befintliga protokollen och även ett nytt protokoll som kallas för Improved-MOESI. Detta protokoll är en förbättrad version av MOESI protokollet. Hesham Altwaijry Diyab S. Alzahrani har gjort en jämförelse mellan dessa protokoll. Där kollar de bl.a på hur ofta primärminnet besöks, antalet writeback skrivningar för de olika protokollen vid cacheline-ersättningar och vid busstransaktioner. Resultaten visar att det nya protokollet presterar bäst av de fyra, när processkärnorna är färre. Inledning Multicore, flerkärniga processorer börjar bli allt vanligare ute på marknaden. En multicore processor ger en högre prestanda, reducerad energiförbrukning och gör multitasking mer effektivt. I en multicore processor kan varje core ha flera minnesplatser, ett primärminne och ett cache minne med flera nivåer. En instruktion eller data kan finnas på flera olika minnesplatser. När denna ändras kan det gamla värdet fortfarande ligga kvar på de andra platserna. Då är det viktigt att skapa koherens mellan de olika minnesplatserna, så att alla kopior av datan har det rätta värdet. Detta problem kan lösas på olika sätt.

2 Problemet kan lösas i mjukvaran, där man då sätter cacheable och non-cacheable taggar på datan. De data som är till för att endast läsas av är den enda typen av data som är cacheable. Dessa kan då sättas in i lokala cacheminnen medan de andra sätts in i en global cache. Man kan även implementera ett cache koherens protokoll i hårdvaran för att upprätthålla koherens mellan de olika minnesplatserna. Detta kan dock endast ske om cacheminnena använder sig av en gemensam buss. Det finns olika typer av cache koherens protokoll. En typ av cache koherens protokoll är Directory based protokoll. Där är det bara en enda plats som håller koll på vad som ligger i de befintliga cacheminnena och aktiviteten i de olika cacheminnena. Den andra typen är den så kallade Snooping protokollet: Snooping protokollen är den typ som förekommer oftast hos mulitcore processorer, på grund av dess simplicitet. Aktiviteten i cacheminnena kan ses av alla på den gemesamma bussen. Alla cacheminnes-kontrollanter på bussen får ett broadcast meddelande när en minnesrad, cacheline har uppdaterats i multicore processorn. När en minnesrad/cacheline ändras i en av processorkärnorna så skickas en invalidationsignal, ogiltigssignal ut på bussen. När en annan processorkärna vill använda data så måste denna begära den uppdaterade minnesraden från den processorkärna som skickade ut signalen. Det finns två olika typer av snooping prokoll: Write Invalidate- När en data skrivs eller ändras invalideras alla kopior i andra cacheminnen. Write Update- När datan skrivs eller ändras uppdateras datan i alla cacheminnen. Samtliga cache koherens protokoll använder sig av ett av dessa system. Protokollen skiljer sig i hur de svarar på olika händelser som uppmärksammas på bussen. I denna rapport tänker jag först skriva en kort sammanfattning av de tre befintliga MSI,MESI och MOESI protokollen. Sedan tänker jag skriva om ett nytt protokoll som kallas för Improved-MOESI och göra en jämförelse mellan dessa protokoll. Diskussion Det förekommer redan ett antal Cache Koherens protokoll. De protokoll som kommer att tas upp i denna rapport är MSI protokollet, MESI protokollet, MOESI protokollet och den nya Improved-MOESI protokollet, som är en förbättrad version av MOESI protokollet. MSI är ett av de mer simpla protokollen. En minnesrad kan hamna i tre olika tillstånd: modified, shared och invalid. Om en processorkärna har en minnesrad/cacheline som är i tillståndet modified så innebär detta att denna processorkärna är den enda som har denna

3 minnesrad i sitt cacheminne och att minnesraden i cacheminnet skiljer sig från det som finns i minnet. Shared tillståndet betyder att processorn har cachelinen i sitt cachminne, fast kopior kan förekomma i andra processorers cacheminnen. Kopian som finns i minnet stämmer överens med processorns cache. Invalid tillståndet innebär att cachelinen inte befinner sig i processorkärnans cacheminne. Tillståndsövergångar kan inträffa när processorkärna vill skriva eller läsa från en minnesrad. MESI protokollet är en förbättring av MSI då den har lagt till ett extra tillstånd, Exclusive. Exclusive tillståndet innebär att cachelinen endast förekommer i denna processorkärna och att kopian i minnet stämmer överens med cacheminnet. Fördelen med att ha detta extra tillstånd är att man sparar bus transaktioner. Ett cacheminne kan läsa av data från en minnesrad och skriva direkt till denna utan att först behöva meddela detta till de andra processorkärnorna. Detta är för att cacheminnet vet om att datan inte befinner sig på någon annan plats. Det tredje protokollet är MOESI protokollet som har fem tillstånd, en mer än MESI prtokollet. Det tillagda tillståndet är Owner tillståndet. Målet för detta protokoll är att minska tillträdet till primärminnet. Owner tillståndet innebär att processorkärnan är den som äger datan och den kan nås via just denna processor. Detta betyder att man inte behöver inträda primärminnet om datan finns i någon processorkärnas cacheminne. MESIF protokollet är lik MESI fast detta protokoll har, lik MOESI, ett femte tillstånd, Forward. Detta tillstånd är en specialiserad form av Shared tillståndet. Endast ett av de cacheminnen som delar data med andra cacheminnen kan hamna i detta tillstånd. Om datan begärs av en annan processor så är det detta cacheminnets ansvar att utlämna datan. Den nya Improved-MOESI protokollet är, som tidigare sagt, en förbättrad version av MOESI protokollet. Den ärver egenskaper från både MOESI och MESIF protokollet. Anledningen till att man inte ändrat namnet på Improved-MOESI protokollet är för att den har samma namn på sina olika tillstånd som MOESI. Det som skiljer dem åt är hur tillstånden fungerar. Det är Owner tillståndet i Improved-MOESI som skiljer sig från owner tillståndet i den klassiska MOESI protokollet. En processor cache som är i en owner state har tillåtelse att dela med sig data till en annan processorkärna, vid efterfrågan. Cachenminnet som efterfrågar datan behöver därför inte vänta tills datan har skrivits till primärminnet. Detta system reducerar trafiken till och från primärminnet och ledder till att data kan fås snabbare. Det är bara det cacheminnet, som ligger i owner tillståndet, som kan dela med sig datan. Detta betyder att bustrafiken kommer att minska, bandbredden sparas och prestandan kommer att öka. Konceptet som har tillämpats i detta protokoll, är den som säger att en resurs, som har refererats till en gång i tiden, kommer att refereras till igen inom en snar framtid. Därför har man möjliggjort för andra cache minnen att ge ut data, fastän de inte är i en owner tillstånd för cachelinen. Den nya kopian och cacheminnet kommer då istället att ta över owner tillstånd rollen.

4 Tillståndsgraf till Improved-MOESI Hesham Altwaijry och Diyab S. Alzahrani har jämfört de olika protokollernas tendens till write back när en cache ersätts, write back som orsakas vid observationer av busstransaktioner av en cache kontrollant och hur ofta primärminnet besöks vid behöv av en cacheline. Writeback vid cacheline ersättning förekommer när en write eller read operation misslyckas och då cachelinen ligger i en modified tillstånd. Writeback som orsakas av busstransaktioner sker när en busstransaktion observeras av en cache kontrollant. Ju fler writeback skrivingar desto sämre blir systemets prestanda. Primärminnet besöks varje gång datan inte kan hittas i någon cache eller när det inte finns någon processor som kan dela med sig datan. Fördröjningstiden leder till en sämre prestanda. I resultatet, som Hesham Altwaijry och Diyab S. Alzahrani presenterar, kan man se att writeback skrivingarna för Improved-MOESI protokollet minskar när antalet processorkärnor ökar. Detta betyder att varje processor arbetar med en mindre mängd av data, den uppvisar dock inte en låg kommunikation mellan cacheminnena. Detta betyder att antalet konflikter per cacheminne minskar. Ändå är resultatet en aning sämre än MESI och MSI protokollen. Man kan även se att antalet writeback skrivningar vid observationer av busstransaktioner är färre för Improved-MOESI protokollet jämfört med de andra protokollen. Antalet skrivingar ökar dock när antalet processorer ökar.

5 Primärminnet besöks mer sällan i Improved-MOESI, MOESI och MESI protokollen. Sämst resultat hade MSI protokollet. Resultatet blir ännu bättre för de tre protokollen när processorkärnorna ökar. Hesham Altwaijry och Diyab S. Alzahrani jämför även antalet gånger primärminnet besöks vid writeback, för de olika protokollen. MESI och MSI protokollen har liknande resultat fast sämre än MOESI protokollet. Improved-MOESI protokollet har minst antal besök. Men även här försämras resultatet för Improved-MOESI vid en ökning av processorer. Sedan undersöker de antalet gånger primärminnet besöks för både write back och vid cacheline kopiering. Improved-MOESI har bäst resultat även här, för fyra processorkärnor. Resultatet blir dock sämre för Improved-MOESI när antalet processorkärnor ökar. Vi kan se, baserat på Hesham Altwaijry och Diyab S. Alzahranis resultat, att cache koherens protokollet spelar en viktig roll i prestandandan för en multiprocessor med delat minne. Protokollet har en direkt inverkan på mängden trafik som genereras av processor förfrågningar. Resultatet visar även att Improved-MOESI protokollets övergripande prestation, när det gäller färre antal processorer, är bättre än MSI,MESI och MOESI protokollen. Referenser - Ulfsnes, R 2013, 'Design of a Snoop Filter for Snoop Based Cache Coherency Protocols', Networked Digital Library of Theses & Dissertations, EBSCOhost, viewed 7 December Altwaijry, H, & Alzahrani, D n.d., 'Improved-MOESI Cache Coherence Protocol', Arabian Journal For Science And Engineering, 39, 4, pp , Science Citation Index, EBSCOhost, viewed 7 December 2015.

Cache-koherens protokoll MESI och MOSI

Cache-koherens protokoll MESI och MOSI Handledare: Erik Larsson Lunds Tekniska Högskola HT2016 Cache-koherens protokoll MESI och MOSI Författare: Adnan Mohamed Abstrakt Cache koherens protokoll hanterar cacheminnet i ett multiprocessor system,

Läs mer

MESI protokollet och dess derivater

MESI protokollet och dess derivater LTH LUNDS TEKNISKA HÖGSKOLA MESI protokollet och dess derivater Peter Persson 2015-12-08 Sammanfattning Dagens multicore processorer använder sig av ett flertal cacheminnen. Därför behövs det metoder för

Läs mer

Rapport (1,5 HP) Lunds Universitet HT15

Rapport (1,5 HP) Lunds Universitet HT15 Rapport (1,5 HP) Lunds Universitet HT15 Cache-koherens protokoll i Intel Core i7 En rapport om cache-koherens och protokollet som används i Intel Core i7 processorer för att hålla minnet koherent Författare:

Läs mer

En överblick på cachedesignen i Intels mikroarkitektur Nehalem

En överblick på cachedesignen i Intels mikroarkitektur Nehalem En överblick på cachedesignen i Intels mikroarkitektur Nehalem Tillsammans med utvecklingen av cacheminnen förekommer det även ett flertal problem med att styra och organisera data. Trots att det sker

Läs mer

Öka prestanda i Shared-Cache multi-core processorer

Öka prestanda i Shared-Cache multi-core processorer Öka prestanda i Shared-Cache multi-core processorer 1. Abstract Många processorer har nuförtiden flera kärnor. Det är även vanligt att dessa kärnor delar på högsta nivås cachen för att förbättra prestandan.

Läs mer

Cacheminne i en AMD Opteron Processor

Cacheminne i en AMD Opteron Processor Handledare: Erik Larsson Lunds Tekniska Högskola HT15 Cacheminne i en AMD Opteron Processor En rapport om cacheminne och dess struktur, i en 12 kärnig AMD Opteron Magny-Cours processor. Författare: Hamza

Läs mer

SVAR TILL TENTAMEN I DATORSYSTEM, VT2013

SVAR TILL TENTAMEN I DATORSYSTEM, VT2013 Rahim Rahmani (rahim@dsv.su.se) Division of ACT Department of Computer and Systems Sciences Stockholm University SVAR TILL TENTAMEN I DATORSYSTEM, VT2013 Tentamensdatum: 2013-03-21 Tentamen består av totalt

Läs mer

Minnet från processorns sida Datorteknik

Minnet från processorns sida Datorteknik Minnet från processorns sida Datorteknik ERIK LARSSON Processorn ger kommandon/instruktioner med en adress och förväntar sig data. Exempel: READ(ADR) -> DATA Fysisk adress Logisk adress READ 00001000 READ

Läs mer

Cacheminne Intel Core i7

Cacheminne Intel Core i7 EDT621 Datorarkitekturer med operativsystem 7,5 hp 2015-12-07 Cacheminne i Intel Core i7 Författare: Adnan Karahmetovic Handledare: Erik Larsson Innehåll 1. Inledning... 1 1.1 Syfte... 1 1.2 Frågeställning...

Läs mer

Datorsystem. Tentamen 2011-10-29

Datorsystem. Tentamen 2011-10-29 Datorsystem Tentamen 2011-10-29 Instruktioner Samtliga svar skall vara motiverade och läsbara. Eventuella tabeller och beräkningar som används för att nå svaret ska också finnas med i lösningen. Ett svar

Läs mer

Hyper Threading Intels implementation av SMT. Datorarkitekturer med operativsystem - EITF60. Felix Danielsson IDA2

Hyper Threading Intels implementation av SMT. Datorarkitekturer med operativsystem - EITF60. Felix Danielsson IDA2 Hyper Threading Intels implementation av SMT Datorarkitekturer med operativsystem - EITF60 Felix Danielsson IDA2 Sammanfattning Simultaneous multithreading (SMT) är en teknik som används i processorer

Läs mer

Uppgift 1: a) u= a c + a bc+ ab d +b cd

Uppgift 1: a) u= a c + a bc+ ab d +b cd Uppgift 1: a) u= a c a bc ab d b cd b) a b c d u 0 0 0 0 1 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1

Läs mer

Datorsystem. Tentamen 2011-10-29

Datorsystem. Tentamen 2011-10-29 Datorsystem Tentamen 20-0-29 Instruktioner Samtliga svar skall vara motiverade och läsbara. Eventuella tabeller och beräkningar som används för att nå svaret ska också finnas med i lösningen. Ett svar

Läs mer

Datorsystem 2 CPU. Förra gången: Datorns historia Denna gång: Byggstenar i en dators arkitektur. Visning av Akka (för de som är intresserade)

Datorsystem 2 CPU. Förra gången: Datorns historia Denna gång: Byggstenar i en dators arkitektur. Visning av Akka (för de som är intresserade) Datorsystem 2 CPU Förra gången: Datorns historia Denna gång: Byggstenar i en dators arkitektur CPU Visning av Akka (för de som är intresserade) En dators arkitektur På en lägre nivå kan vi ha lite olika

Läs mer

Datorsystem. Tentamen

Datorsystem. Tentamen Datorsystem Tentamen 2012-03-17 Instruktioner Samtliga svar skall vara motiverade och läsbara. Eventuella tabeller, illustrationer och beräkningar som används för att nå svaret ska också finnas med i lösningen.

Läs mer

Svar till tentamen den 16 december 2013 Datorarkitekturer med operativsystem, EDT621, 7,5 poäng

Svar till tentamen den 16 december 2013 Datorarkitekturer med operativsystem, EDT621, 7,5 poäng Lunds Universitet LTH Ingenjörshögskolan, Helsingborg Svar till tentamen den 16 december 2013 Datorarkitekturer med operativsystem, EDT621, 7,5 poäng Skrivtid: 08.00-13.00 Tillåtna hjälpmedel: Inga. Maximalt

Läs mer

Tentamen den 18 mars svar Datorteknik, EIT070

Tentamen den 18 mars svar Datorteknik, EIT070 Lunds Universitet LTH Tentamen den 18 mars 2015 - svar Datorteknik, EIT070 Skrivtid: 14.00-19.00 Tillåtna hjälpmedel: Inga. Maximalt antal poäng: 50 poäng För betyg 3 krävs 20 poäng För betyg 4 krävs 30

Läs mer

Mer datorarkitektur. En titt I datorn Minnen

Mer datorarkitektur. En titt I datorn Minnen Mer datorarkitektur En titt I datorn Minnen von Neumann-modellen von Neumann-modellen CPU (Central Processing Unit) Styrenhet hämtar programinstruktioner ALU (Arithmetic and Logical Unit) utför beräkningar

Läs mer

Digitalteknik och Datorarkitektur 5hp

Digitalteknik och Datorarkitektur 5hp Digitalteknik och Datorarkitektur 5hp Minnes-hierarkier och Cache 12 maj 2008 karl.marklund@it.uu.se issa saker använder vi ofta Dessa saker vill vi ha nära till hands Storleken har betydelse Litet är

Läs mer

Tentamen den 14 januari 2016 Datorarkitektur med operativsystem, EDT621

Tentamen den 14 januari 2016 Datorarkitektur med operativsystem, EDT621 Lunds Universitet LTH Tentamen den 14 januari 2016 Datorarkitektur med operativsystem, EDT621 Skrivtid: 08.00-13.00 Tillåtna hjälpmedel: Inga. Maximalt antal poäng: 50 poäng För betyg 3 krävs 20 poäng

Läs mer

Datorhistorik. Föreläsning 3 Datorns hårdvara EDSAC. Eniac. I think there is a world market for maybe five computers. Thomas Watson, IBM, 1943

Datorhistorik. Föreläsning 3 Datorns hårdvara EDSAC. Eniac. I think there is a world market for maybe five computers. Thomas Watson, IBM, 1943 Datorhistorik Föreläsning 3 Datorhistorik Datorns uppbyggnad, komponenter Processor, primärminne, sekundärminne Minneshierarkier Inbyggda system, stora datorer I think there is a world market for maybe

Läs mer

Datorarkitekturer med operativsystem ERIK LARSSON

Datorarkitekturer med operativsystem ERIK LARSSON Datorarkitekturer med operativsystem ERIK LARSSON Översikt Minnets komponenter Minneshierarkin Cacheminne Paging Virtuellt minne Minnets komponenter Enhet för indata Primärminne (CPU) Enhet för utdata

Läs mer

HF0010. Introduktionskurs i datateknik 1,5 hp

HF0010. Introduktionskurs i datateknik 1,5 hp HF0010 Introduktionskurs i datateknik 1,5 hp Välkommna - till KTH, Haninge, Datateknik, kursen och till första steget mot att bli programmerare! Er lärare och kursansvarig: Nicklas Brandefelt, bfelt@kth.se

Läs mer

Digital- och datorteknik

Digital- och datorteknik Digital- och datorteknik Föreläsning #14 Biträdande professor Jan Jonsson Institutionen för data- och informationsteknik Chalmers tekniska högskola Vad vi har åstadkommit hittills: Med hjälp av kombinatoriska

Läs mer

Skärmbilden i Netscape Navigator

Skärmbilden i Netscape Navigator Extratexter till kapitel Internet Skärmbilden i Netscape Navigator Netscape är uppbyggt på liknande sätt som i de flesta program. Under menyraden, tillsammans med verktygsfältet finns ett adressfält. I

Läs mer

Datorsystemteknik för E/D

Datorsystemteknik för E/D Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) 19/8 2000 1(8) Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) Datorsystemteknik för E/D 19/8 2000 Tentamensdatum:

Läs mer

Datorhårdvaruteknik 1DV426 - Seminarie 1

Datorhårdvaruteknik 1DV426 - Seminarie 1 Datorhårdvaruteknik 1DV426 - Seminarie 1 Marcus Wilhelmsson marcus.wilhelmsson@lnu.se 19 mars 2014 Introduktion Detta seminarie behandlar följande: 1. Processorer 2. Minne 3. Chipset 4. BIOS 5. Moderkort

Läs mer

Datorsystem. Exempeltentamen 2011-10-18

Datorsystem. Exempeltentamen 2011-10-18 Datorsystem Exempeltentamen 2011-10-18 Instruktioner Samtliga svar skall vara motiverade och läsbara. Eventuella tabeller och beräkningar som används för att nå svaret ska också finnas med i lösningen.

Läs mer

Datorteknik ERIK LARSSON

Datorteknik ERIK LARSSON Datorteknik ERIK LARSSON Laborationer Gå bara på tillfällen där du är anmäld. Moment svarar mot 1.5hp, dvs 40 timmar arbete Schemalagd tid: 4*2 (lektioner)+4*4(laborationer)=20 timmar Material: Finns på

Läs mer

Fö 2: Minnen. Introduktion. Primärminnet. Interna och externa minnen. Introduktion, Klassificiering

Fö 2: Minnen. Introduktion. Primärminnet. Interna och externa minnen. Introduktion, Klassificiering Fö 2: Minnen Introduktion, Klassificiering Primärminne Sekundärminne Minneshiearki Cache-minne Introduktion Primärminnet används för att lagra program och data som är aktuella att använda. Sekundärminnet

Läs mer

Minnets komponenter. Digitala System: Datorteknik. Programexekvering. Programexekvering. Enhet för utdata. Enhet för indata CPU.

Minnets komponenter. Digitala System: Datorteknik. Programexekvering. Programexekvering. Enhet för utdata. Enhet för indata CPU. Digitala System: Datorteknik Minnets komponenter ERIK LARSSON Enhet för indata CPU Enhet för utdata Sekundärminne Programexekvering Program i högnivåspråk.. Z:=(Y+X)*3. Kompilator Exekverbart program i

Läs mer

Datorarkitekturer med operativsystem ERIK LARSSON

Datorarkitekturer med operativsystem ERIK LARSSON Datorarkitekturer med operativsystem ERIK LARSSON Dator Primärminne Instruktioner och data Data/instruktioner Kontroll Central processing unit (CPU) Fetch instruction Execute instruction Programexekvering

Läs mer

CDC en jämförelse mellan superskalära processorer. EDT621 Campus Helsingborg av: Marcus Karlsson IDA

CDC en jämförelse mellan superskalära processorer. EDT621 Campus Helsingborg av: Marcus Karlsson IDA CDC6600 - en jämförelse mellan superskalära processorer av: Marcus Karlsson Sammanfattning I denna rapport visas konkret information om hur den första superskalära processorn såg ut och hur den använde

Läs mer

Hantering av begränsat antal skrivningar på Solid State diskar

Hantering av begränsat antal skrivningar på Solid State diskar LTH - LUNDS TEKNISKA HÖGSKOLA Hantering av begränsat antal skrivningar på Solid State diskar Filip Nilsson 2015-12-07 Sammanfattning På senare år har utvecklingen för SSD (Solid State Drive) enheter kommit

Läs mer

Utvecklingen från en 8 bitars till en 16 bitars mikroprocessor

Utvecklingen från en 8 bitars till en 16 bitars mikroprocessor Utvecklingen från en 8 bitars till en 16 bitars mikroprocessor Sammanfattning: Utvecklingen från processor till processor är inte lätt. Det finns många beslut som måste tas när det gäller kompatibilitet,

Läs mer

Schemaläggningsmetodik för multi-core inom Windows 7 OS Vad är scheduling och hur schemalägger Windows OS sina processer?

Schemaläggningsmetodik för multi-core inom Windows 7 OS Vad är scheduling och hur schemalägger Windows OS sina processer? LUNDS TEKNISKA HÖGSKOLA Schemaläggningsmetodik för multi-core inom Windows 7 OS Vad är scheduling och hur schemalägger Windows OS sina processer? 2015-12-07 1. Inledning Det är ett faktum idag att multi-core

Läs mer

En något mer detaljerad bild av en processor. De tre delarna i processorn är: Nere 3ll vänster finns e' antal register som används för a' lagra data.

En något mer detaljerad bild av en processor. De tre delarna i processorn är: Nere 3ll vänster finns e' antal register som används för a' lagra data. 1 3 4 Antag a' processorn ska exekvera instruk3onen ADD R1, R3. När instruk3onen är exekverad så a' processorn tagit innehållet i R1 och R3 och med hjälp av ALU:n är värdena adderade och resultatet är

Läs mer

0.1. INTRODUKTION 1. 2. Instruktionens opcode decodas till en språknivå som är förstålig för ALUn.

0.1. INTRODUKTION 1. 2. Instruktionens opcode decodas till en språknivå som är förstålig för ALUn. 0.1. INTRODUKTION 1 0.1 Introduktion Datorns klockfrekvens mäts i cykler per sekund, eller hertz. En miljon klockcykler är en megahertz, MHz. L1 cache (level 1) är den snabbaste formen av cache och sitter

Läs mer

Program kan beskrivas på olika abstrak3onsnivåer. Högnivåprogram: läsbart (för människor), hög abstrak3onsnivå, enkelt a> porta (fly>a 3ll en annan ar

Program kan beskrivas på olika abstrak3onsnivåer. Högnivåprogram: läsbart (för människor), hög abstrak3onsnivå, enkelt a> porta (fly>a 3ll en annan ar 1 Program kan beskrivas på olika abstrak3onsnivåer. Högnivåprogram: läsbart (för människor), hög abstrak3onsnivå, enkelt a> porta (fly>a 3ll en annan arkitektur), hårdvara osynlig Assembly- och maskinprogram:

Läs mer

Filsystem - Inode. Datorteknik. Minnets komponenter. Programexekvering. Enhet för indata. Enhet för utdata CPU. Primärminne.

Filsystem - Inode. Datorteknik. Minnets komponenter. Programexekvering. Enhet för indata. Enhet för utdata CPU. Primärminne. Datorteknik Filsystem - Inode ERIK LARSSON ABBA: Dancing Queen Minnets komponenter Programexekvering Enhet för indata CPU Enhet för utdata Program i högnivåspråk.. Z:=(Y+X)*3. Kompilator Exekverbart program

Läs mer

MIKRODATORTEKNIK 2012 INNEHÅLLSFÖRTECKNING

MIKRODATORTEKNIK 2012 INNEHÅLLSFÖRTECKNING MIKRODATORTEKNIK 2012 INNEHÅLLSFÖRTECKNING 1. INLEDNING 1.1. Milstolpar i datorns historia 1.2. Några viktiga begrepp 1.3. Mikrodatorns användningsområden 2. TALSYSTEM, KODER OCH BINÄR ARITMETK 2.1. Binära

Läs mer

Välkomna. 2012-03-13 Gör en gammal dator brukbar 1

Välkomna. 2012-03-13 Gör en gammal dator brukbar 1 Välkomna 2012-03-13 Gör en gammal dator brukbar 1 Gör en gammal dator brukbar Björn Eriksson 2012-03-13 Gör en gammal dator brukbar 2 Finns det någon enkel hjälp? 2012-03-13 Gör en gammal dator brukbar

Läs mer

Parallellism i NVIDIAs Fermi GPU

Parallellism i NVIDIAs Fermi GPU Parallellism i NVIDIAs Fermi GPU Thien Lai Phu IDA2 Abstract This report investigates what kind of computer architecture, based on Flynn s taxonomy, is used on NVIDIAs Fermi-based GPU to achieve parallellism

Läs mer

En Von Neumann-arkitektur ( Von Neumann-principen i föreläsning 1) innebär:

En Von Neumann-arkitektur ( Von Neumann-principen i föreläsning 1) innebär: Lösningsförslag för 725G45-tentan 3/11-10 1. Vad menas med Von Neumann-arkitektur? (2p) En Von Neumann-arkitektur ( Von Neumann-principen i föreläsning 1) innebär: Data och instruktioner lagras i samma

Läs mer

Aktivitetsschemaläggning för flerkärninga processorer

Aktivitetsschemaläggning för flerkärninga processorer Lunds Tekniska Högskola Datorarkitekturer med Operativsystem EDT621 Aktivitetsschemaläggning för flerkärninga processorer Tobias Lilja 5 december 2016 Innehåll 1 Inledning 3 1.1 Syfte................................

Läs mer

Närliggande allokering Datorteknik

Närliggande allokering Datorteknik Närliggande allokering Datorteknik ERIK LARSSON TID Problem: Minnet blir fragmenterat Paging Demand paging Sida (S) Dela upp primärminnet i ramar (frames) och program i sidor (pages) Program 0 RD.0 1 RD.1

Läs mer

IBM POWER4, den första flerkärniga processorn och dess pipelines.

IBM POWER4, den första flerkärniga processorn och dess pipelines. IBM POWER4, den första flerkärniga processorn och dess pipelines. 5 DECEMBER 2016 FÖRFATTARE: OSCAR STRANDMARK EXAMINATOR: ERIK LARSSON Abstract Rapporten redovisar IBM:s POWER-serie, generation ett till

Läs mer

Googles besöksfrekvens & uppdatering av cache

Googles besöksfrekvens & uppdatering av cache Googles besöksfrekvens & uppdatering av cache Besöker och cachar Google sidor oftare om sidan uppdateras/förändras oftare? av Ulf Liljankoski http://www.liljankoski.se 2007-03-16 INTRODUKTION Vad går undersökningen

Läs mer

System S. Datorarkitektur - en inledning. Organisation av datorsystem: olika abstraktionsnivåer. den mest abstrakta synen på systemet

System S. Datorarkitektur - en inledning. Organisation av datorsystem: olika abstraktionsnivåer. den mest abstrakta synen på systemet Datorarkitektur - en inledning Organisation av datorsystem: olika abstraktionsnivåer System S den mest abstrakta synen på systemet A B C Ett högnivåperspektiv på systemet a1 b1 c1 a2 b3 b2 c2 c3 En mera

Läs mer

Nätverksteknik A - Introduktion till Routing

Nätverksteknik A - Introduktion till Routing Föreläsning 8 Nätverksteknik A - Introduktion till Routing Lennart Franked Information och Kommunikationssystem (IKS) Mittuniversitetet 2014-12-02 Lennart Franked (MIUN IKS) Nätverksteknik A - Introduktion

Läs mer

Introduktion - LAN Design och switching concepts Basic Switch Concepts and Configuration Frågor? Referenser. Nätverksteknik 2

Introduktion - LAN Design och switching concepts Basic Switch Concepts and Configuration Frågor? Referenser. Nätverksteknik 2 DT113G - Nätverksteknik 2, 7,5 hp Nätverksteknik 2 Lennart Franked email:lennart.franked@miun.se Tel:060-148683 Informationsteknologi och medier / Informations- och Kommunikationssystem (ITM/IKS) Mittuniversitetet

Läs mer

Datorteknik Y - Föreläsning 13

Datorteknik Y - Föreläsning 13 Datorteknik Y - Föreläsning 13 Andreas Ehliar 2014-04-08 Olika typer av minnen ROM (Read-only Memory) RWM (Read-Write Memory) Kallas väldigt ofta för RAM (För Random Access Memory Ej skrivbara minnen ROM

Läs mer

Toshiba och Intel Centrino Duo mobile teknologi för professionella användare

Toshiba och Intel Centrino Duo mobile teknologi för professionella användare Toshiba och Intel Centrino Duo mobile teknologi för professionella användare I dagens affärsvärld är den bärbara datorn det främsta mobila verktyget för produktivitet och kommunikation. Detta verktyg har

Läs mer

Datorsystem. Laboration 3: Operativsystem Senast uppdaterad: 14 oktober 2012 Version 1.3. Student: Underskrift: Underskrift: Datum:

Datorsystem. Laboration 3: Operativsystem Senast uppdaterad: 14 oktober 2012 Version 1.3. Student: Underskrift: Underskrift: Datum: Datorsystem Laboration 3: Operativsystem Senast uppdaterad: 14 oktober 2012 Version 1.3 Student: Lärare: Underskrift: Underskrift: Datum: Datorsystem Laboration 3 1 Innehåll 1 Inledning 2 1.1 Introduktion...........................................

Läs mer

Institutionen för Datavetenskap Department of Computer Science

Institutionen för Datavetenskap Department of Computer Science Institutionen för Datavetenskap Department of Computer Science BTRfs: Nästa generations filsystem för Linux Rapport utfört i EDT621 Datorarkitekturer med operativsystem vid Lunds Tekniska Högskola vid

Läs mer

Prestandamätning av RAID-lösningar

Prestandamätning av RAID-lösningar Linnéuniversitetet Projektrapport Grundläggande Operativsystem 1DV415 Prestandamätning av RAID-lösningar Rasmus Kroon, Victor Hedlund, Erik Johansson 9 januari 2014 Sammanfattning Vi har utfört ett experiment

Läs mer

Diskprestanda Tester

Diskprestanda Tester Linnéuniversitetet Projektrapport Grundläggande Operativsystem 1DV415 Diskprestanda Tester Matteus Gilis, Linus Fogelström 9 januari 2014 Sammanfattning Vi ville utföra läs och skrivhastighets tester mellan

Läs mer

Manuell installation av SQL Server 2008 R2 Express för SSF Timing

Manuell installation av SQL Server 2008 R2 Express för SSF Timing Manuell installation av SQL Server 2008 R2 Express för SSF Timing Innehåll 1. Metoder att installera...1 2. Förutsättningar...2 DotNet Framework 3.5...2 MSI Installer 4.5...2 3. Hämta SQL Server 2008 R2

Läs mer

Filöverföring i Windowsmiljö

Filöverföring i Windowsmiljö Linnéuniversitetet Projektrapport Grundläggande Operativsystem 1DV415 Filöverföring i Windowsmiljö Erik Ljungqvist, Viktor Hjertman 10 januari 2014 Sammanfattning I detta projekt undersöks skillnaden i

Läs mer

Versionshantering. Problem som uppstår i större (samt även mindre) projekt:

Versionshantering. Problem som uppstår i större (samt även mindre) projekt: Versionshantering Problem som uppstår i större (samt även mindre) projekt: Samtidiga ändringar. Kålle och Ada öppnar samma fil för redigering vid var sin dator. Om Kålle först sparar sina ändringar och

Läs mer

Modbus. WAGO Contact SA TSS STR

Modbus. WAGO Contact SA TSS STR Modbus WAGO Contact SA TSS STR 2011 1 Modbus över Ethernet En enorm mängd produkter stöder modbus. Modbus kallas ibland för automationens minsta gemensamma nämnare. Kanske är det för att modbus är relativt

Läs mer

Bakgrund. Inför projektet. Mätningar av existerande läge

Bakgrund. Inför projektet. Mätningar av existerande läge Slutrapport, Projekt Hiper. Oktober 2006 Bakgrund libcurl är ett utvecklingsbibliotek för filöverföringar som stöder HTTP, HTTPS, FTP, FTPS, FILE, TELNET, DICT m.fl. Följande rapport är skriven utan att

Läs mer

Projektplan, Cykelgarage

Projektplan, Cykelgarage Projektplan, Cykelgarage Johan Anderholm, (dt08ja5@student.lth.se) Jon Andersen (dt08ja8@student.lth.se) Marcus Carlberg (dt08mc4@student.lth.se) Simon Ekvy (dt08se2@student.lth.se) Stefan Johansson (dt08sj7@student.lth.se)

Läs mer

Agenda. Syfte med datorbygge Datorns delar. Datorbygge. Moderkort Processor Minne och hårddisk Instickskort Övrigt

Agenda. Syfte med datorbygge Datorns delar. Datorbygge. Moderkort Processor Minne och hårddisk Instickskort Övrigt Datorbygge Agenda Syfte med datorbygge Datorns delar Moderkort Processor Minne och hårddisk Instickskort Övrigt Datorbygge Syfte med datorbygge Att alla ska ha byggt ihop en dator eftersom många tror att

Läs mer

Sokigo AB OVK 2.0. Pentium- eller AMD-processor (x64 processor) på 1,6 GHz Dual Core eller motsvarande.

Sokigo AB OVK 2.0. Pentium- eller AMD-processor (x64 processor) på 1,6 GHz Dual Core eller motsvarande. OVK 2 Systemkrav Dokument Datum / Date Signatur Sida / Page Systemkrav 2016-06-22 2 (6) OVK 2.0 Systemkrav för OVK2 Dokumentet beskriver de krav som systemet ställer på maskinvara och programvara i de

Läs mer

PARALLELLISERING AV ALGORITMER PROCESSORER FÖR FLERKÄRNIGA

PARALLELLISERING AV ALGORITMER PROCESSORER FÖR FLERKÄRNIGA PARALLELLISERING AV ALGORITMER FÖR FLERKÄRNIGA PROCESSORER 870928 3017 Johan Gustafsson 870303 4952 Gustaf David Hallberg 880525 8210 Per Hallgren 801117 0597 Wuilbert Lopez 1/7 Innehållsförteckning Table

Läs mer

Introduktion till programmering

Introduktion till programmering Introduktion till programmering Vad är programmering? Vad gör en dator? Vad är ett datorprogram? 1 (9) Vad är programmering? För att bestämma en cirkels area måste du: 1. Dividera diametern 5 med 2. 2.

Läs mer

Imperativ programmering. Föreläsning 4

Imperativ programmering. Föreläsning 4 Imperativ programmering 1DL126 3p Föreläsning 4 Imperativa paradigmer Ostrukturerad programmering Strukturerad programmering Procedurell programmering Objektorienterad programmering Klassbaserad programmering

Läs mer

CE_O5. Cacheminne. Hemlaboration 2.

CE_O5. Cacheminne. Hemlaboration 2. IS1500 Exempelsamling till övning CE_O5, 2014 CE_O5. Cacheminne. Hemlaboration 2. 5.1. Medeltidshistoria Diskutera förloppet då CPU:n gör en läsreferens i huvudminnet dvs information kopieras från huvudminne

Läs mer

Generell säkerhet. Loggning - Hur mycket ska man logga? Inloggningsrutinerna i Unix. Loggning fortsättning

Generell säkerhet. Loggning - Hur mycket ska man logga? Inloggningsrutinerna i Unix. Loggning fortsättning Generell säkerhet Här finns det inga direkta rätt eller fel. Snarare saker man bör tänka på när man implementerar ett program. Kort sagt: Efter att du kommit på hur du tänkt göra, sov på saken och tänk

Läs mer

Stored procedure i ASP.NET

Stored procedure i ASP.NET Stored procedure i ASP.NET OBS! Om du vill jobba med att skapa en stored procedure i en SQL Serverdatabas ifrån VS2010 måste du ha fullversion, expressversionen tillåter dig ej att skapa triggers, stored

Läs mer

Karlsängskolan - Filminstitutet

Karlsängskolan - Filminstitutet Projektrapport Karlsängskolan - Filminstitutet 1. Om Skolan Karlsängskolan är en högstadieskola i Nora kommun som ligger 3,5 mil norr om Örebro och i Örebro län men tillhör landskapet Västmanland. Skolan

Läs mer

Tentamen i Informationsteknologi 5p Fredagen den 13 augusti 2004

Tentamen i Informationsteknologi 5p Fredagen den 13 augusti 2004 Tentamen i Informationsteknologi 5p Fredagen den 13 augusti 2004 Lokal Skrivsalen, Polacksbacken, MIC. Tid 8.00-13.00. Hjälpmedel Penna, linjal, radergummi, juridikkompendium (finns med tentamen). Allmänna

Läs mer

Komma över Memory wall med 3D stacked minne LTH Ingenjörshögskolan vid Campus Helsingborg Institutionen för datavetenskap

Komma över Memory wall med 3D stacked minne LTH Ingenjörshögskolan vid Campus Helsingborg Institutionen för datavetenskap Komma över Memory wall med 3D stacked minne LTH Ingenjörshögskolan vid Campus Helsingborg Institutionen för datavetenskap Christofer Huynh IDA14 EDT621 Lärare: Erik Larsson Abstrakt Memory wall, något

Läs mer

Operative system. LRU-algoritm (2 p) Svar: 7 fel. c) Optimal algoritm (2 p) Svar: 6 fel

Operative system. LRU-algoritm (2 p) Svar: 7 fel. c) Optimal algoritm (2 p) Svar: 6 fel Uppgift 3 Till en process som kräver 8 sidor allokeras 4 sidoramar. Antag följande referenssträng: 1,2,8,3,4,3,8,2,1,4 Hur många sidofel kommer att genereras (demand paging) med en a) FIFO-algoritm (2

Läs mer

Cacheminne och adressöversättning

Cacheminne och adressöversättning Cacheminne och adressöversättning From: Central Processing Box 1 COMPUTERLAND 1 Virtual $00005A3C From: Central Processing Box 1 COMPUTERLAND 1 Physical $00005A3C $007B2A3C Innehåll Cacheminnen Cacheminnen

Läs mer

Att Säkra Internet Backbone

Att Säkra Internet Backbone Att Säkra Internet Backbone Håkan Nohre @cisco.com SEC-210 5428_05_2002_c1 2002, Cisco Systems, Inc. All rights reserved. 1 Vad kan attackeras Attackera routrar/switchars förmåga att vidarebefordra data

Läs mer

Inlämningsuppgift : Finn. 2D1418 Språkteknologi. Christoffer Sabel E-post: csabel@kth.se 1

Inlämningsuppgift : Finn. 2D1418 Språkteknologi. Christoffer Sabel E-post: csabel@kth.se 1 Inlämningsuppgift : Finn 2D1418 Språkteknologi Christoffer Sabel E-post: csabel@kth.se 1 1. Inledning...3 2. Teori...3 2.1 Termdokumentmatrisen...3 2.2 Finn...4 3. Implementation...4 3.1 Databasen...4

Läs mer

Socialförvaltningens administration

Socialförvaltningens administration Socialförvaltningens administration 18 20 januari 2010 Kartlagd process: Intern information Nulägeskarta Orsaksanalys Protokollshantering Nr 1 Identifierat slöseri/spill Kopierar original Orsak Använder

Läs mer

TENTAMEN Datorteknik (DO2005) D1/E1/Mek1/Ö1

TENTAMEN Datorteknik (DO2005) D1/E1/Mek1/Ö1 Halmstad University School of Information Science, Computer and Electrical Engineering Tomas Nordström, CC-lab TENTAMEN Datorteknik (DO2005) D1/E1/Mek1/Ö1 Datum: 2012-05- 23 Tid och plats: 9:00 13:00 i

Läs mer

Avgifter för kopior av allmänna handlingar för Hofors kommun och dess helägda bolag

Avgifter för kopior av allmänna handlingar för Hofors kommun och dess helägda bolag 1 (5) Avgifter för kopior av allmänna handlingar för Hofors kommun och dess helägda bolag Gäller fr.o.m. 2014-01-01 Fastställt av kommunfullmäktige 143/2013-12-16 2 (5) 1. Sammanfattning Hofors kommun

Läs mer

Alternativ till låsning. Optimistik approach TimeStamp

Alternativ till låsning. Optimistik approach TimeStamp Mera DB Transaktioner ACID-(Atomic, Consistent, Isolation, Durability) Hur hanteras transaktioner? Lost update Dirty read Låsning kan vara en lösning. Vad är problemet? deadlock långsamt Alternativ till

Läs mer

Resultaten OBS, det är inte möjligt att dra slutsatser om ett enstaka resultat vid få observationer.

Resultaten OBS, det är inte möjligt att dra slutsatser om ett enstaka resultat vid få observationer. SYFTET Att skapa ett Nöjd Kund Index för respektive undersökt energibolag. Bolagen jämförs över tiden, inbördes och med en allmän grupp slumpmässigt vald från hela Sverige. Nu finns det 23 undersökningar

Läs mer

Mki9100 UPPDATERING. Ladda ned uppdateringsfiler

Mki9100 UPPDATERING. Ladda ned uppdateringsfiler Mki9100 UPPDATERING Detta dokument beskriver hur man uppdaterar handsfreesatsen via USB porten. Uppdateringar är nödvändiga för att förbättra kompabiliteten för Parrot enheten mot nya telefoner på marknaden.

Läs mer

Flera processer. Minneshantering. Trashing kan uppstå ändå. Ersätta globalt

Flera processer. Minneshantering. Trashing kan uppstå ändå. Ersätta globalt Flera processer Minneshantering Operativsystem lektion 6 Potentiellt problem: Den sida som plockas bort behöver inte vara den sida som används minst!! Det kan finnas andra processer som inte körs eller

Läs mer

Mobilus får inte användas under tiden uppdateringen genomförs.

Mobilus får inte användas under tiden uppdateringen genomförs. Uppdatera Mobilus Professional till version 1.0.6 Mobilus får inte användas under tiden uppdateringen genomförs. OBS! Innan du påbörjar uppdateringen till version 1.0.6 måste du ladda ner och installera

Läs mer

Hur BitTorrent fungerar

Hur BitTorrent fungerar Hur BitTorrent fungerar dator8.info Introduktion till hur BitTorrent fungerar BitTorrent är ett protokoll som möjliggör snabb nedladdning av stora filer med minst Internet bandbredd. Det kostar inget att

Läs mer

En bild av skolan eller Bilder av skolan? November 2010 Astrid Pettersson

En bild av skolan eller Bilder av skolan? November 2010 Astrid Pettersson En bild av skolan eller Bilder av skolan? November 2010 Astrid Pettersson Hemsida A Rektorer behöver stärka sitt ledarskap Elever lär sig utan att förstå Skolan sätter betyg på olika grunder Skolan utvärderar

Läs mer

Strul med Windows 10? Här är lösningarna på de vanligaste problemen

Strul med Windows 10? Här är lösningarna på de vanligaste problemen Sida 1 av 7 DETTA ÄR EN UTSKRIFT FRÅN PC FÖR ALLA Artikelns webbadress: http://pcforalla.idg.se/2.1054/1.634761/tips-problem-medwindows-10 Strul med Windows 10? Här är lösningarna på de vanligaste problemen

Läs mer

Kihl & Andersson: , 4.5 Stallings: , , (7.3)

Kihl & Andersson: , 4.5 Stallings: , , (7.3) Kihl & Andersson: 4.1-4.3, 4.5 Stallings: 6.1-6.5, 7.1-7.2, (7.3) (eller digital signal) Om en sändare bara skickar en bitström över länken skulle mottagaren ha väldigt svårt för att tolka datan. Det krävs

Läs mer

TSEA28 Datorteknik Y (och U)

TSEA28 Datorteknik Y (och U) 2 4 Dagens föreläsning TSEA28 Datorteknik Y (och U) Föreläsning 13 Kent Palmkvist, ISY 3 Praktiska kommentarer Laboration 5 kommer justeras (anvisningarna skrivs om) Grundidé och bakgrundsmaterial samma!

Läs mer

Carl-Fredrik Lindberg, ABB Corporate Research. Automation Scandinavia, Trådlös kommunikation i industrin - ett PiiA-projekt

Carl-Fredrik Lindberg, ABB Corporate Research. Automation Scandinavia, Trådlös kommunikation i industrin - ett PiiA-projekt Carl-Fredrik Lindberg, ABB Corporate Research. Automation Scandinavia, 2016-04-12 Trådlös kommunikation i industrin - ett PiiA-projekt Trådlös reglering Tidigare och nuvarande PiiA-projekt Control & Communications

Läs mer

32 Bitar Blir 64 Sammanfattning

32 Bitar Blir 64 Sammanfattning 32 Bitar Blir 64 Sammanfattning Syftet med rapporten är att ge en insyn i det tillvägagångssätt och problem som uppstod i utvecklingen från 32 bitars CPUs till 64 bitars CPUs samt inblick i skillnaden

Läs mer

LABORATION. TSEA28 och TSEA83. Analys av en ARM-processors cache genom mätning på AXI-bussen. Version: 1.10 2013 (OS,AE) 2014 (AE)

LABORATION. TSEA28 och TSEA83. Analys av en ARM-processors cache genom mätning på AXI-bussen. Version: 1.10 2013 (OS,AE) 2014 (AE) LABORATION TSEA28 och TSEA83 Analys av en ARM-processors cache genom mätning på AXI-bussen Version: 1.10 2013 (OS,AE) 2014 (AE) Namn och personnummer Godkänd 1 blank sida 2 Innehåll 1 Inledning 6 1.1 Syfte.............................................

Läs mer

Minneshantering segmentering och virtuellminne. Föreläsning 3

Minneshantering segmentering och virtuellminne. Föreläsning 3 Minneshantering segmentering och virtuellminne Föreläsning 3 Minneshantering forts. Hur kan man köra processer som är större än primärminnet? Hur kan man undvika att stack och heap växer ihop? Virtuellminne

Läs mer

Kundundersökning mars 2012. Operatör: Veolia Transport Sverige Trafikslag: Buss Sträcka: HAPARANDA - SUNDSVALL

Kundundersökning mars 2012. Operatör: Veolia Transport Sverige Trafikslag: Buss Sträcka: HAPARANDA - SUNDSVALL Kundundersökning mars 2012 Operatör: Veolia Transport Sverige Trafikslag: Buss Sträcka: HAPARANDA - SUNDSVALL Innehållsförteckning Bakgrund och syfte Sid 3 Metodbeskrivning Sid 4 Klassificering av indexnivåer

Läs mer

Digitala projekt rapport

Digitala projekt rapport Digitala projekt rapport Alexander Westrup, d04aw@student.lth.se Martin Sandgren, d04ms@student.lth.se 4 december 2007 Innehåll 1 Abstract 1 2 Inledning 1 3 Arbetsgång 1 4 Hårdvara 1 4.1 Processor...............................

Läs mer

(7) Neptune Version release information. Copyright Visma. Med ensamrätt.

(7) Neptune Version release information. Copyright Visma. Med ensamrätt. 2015-02-10 1 (7) Neptune 7.8.0. Version release information Innehållsförteckning 2015-02-10 2 (7) 1 Allmän information om versionen... 3 1.1 Förkrav... 3 2 Förändringar i denna version... 4 2.1 Ändrad

Läs mer

Random Access Memory. Amare Reda Jenny Holmberg Henrik Kreipke Gaylord Kaya

Random Access Memory. Amare Reda Jenny Holmberg Henrik Kreipke Gaylord Kaya Random Access Memory Amare Reda Jenny Holmberg Henrik Kreipke Gaylord Kaya Introduktion Historia Vad är RAM? Hur fungerar RAM? Dataöverföring, tidsklocka och termer Vilka är de olika typerna av RAM? Vad

Läs mer

Kapitel 4 Arkivmenyn Innehåll

Kapitel 4 Arkivmenyn Innehåll Kapitel 4 Arkivmenyn Innehåll ARKIVMENYN...2 Byt aktuell användare...2 Utskrift till skärm eller skrivare...3 SQL verktyget...4 Ny SQL...4 Hämta SQL...5 Spara SQL...5 Kör SQL...5 Visa som...5 Avsluta...5

Läs mer