Datorsystemteknik för E/D

Relevanta dokument
Datorsystemteknik för D/E

CE_O5. Cacheminne. Hemlaboration 2.

Tentamen den 18 mars svar Datorteknik, EIT070

Datorsystemteknik för D/E

Svar till tentamen den 16 december 2013 Datorarkitekturer med operativsystem, EDT621, 7,5 poäng

Tentamen den 17 mars 2016 Datorteknik, EIT070

Datorsystem. Tentamen

Tentamen i kursen EDA330. Datorsystemteknik D 1/ Lösningar: Anslås tisdag 1/6 på institutionens anslagstavla utanför laboratoriet

Tentamen den 12 januari 2017 Datorarkitektur med operativsystem, EDT621

Tentamen i kursen EDA330. Datorsystemteknik D 14/ Lösningar: Anslås måndag 17/1 på institutionens anslagstavla utanför laboratoriet

Tentamen den 9 januari 2018 Datorarkitekturer med operativsystem (EITF60)

SVAR TILL TENTAMEN I DATORSYSTEM, HT2013

Datorsystemteknik DVGA03 Föreläsning 8

Tentamen den 14 januari 2016 Datorarkitektur med operativsystem, EDT621

Datorsystemteknik för IT

Uppgift 1: a) u= a c + a bc+ ab d +b cd

Exempeltentamen Datorteknik, EIT070,

Cacheminne i en AMD Opteron Processor

Jämförelse av skrivtekniker till cacheminne

Grundläggande datavetenskap, 4p

Cacheminne i en Intel Core 2 Duo-processor

SVAR TILL TENTAMEN I DATORSYSTEM, VT2013

En Von Neumann-arkitektur ( Von Neumann-principen i föreläsning 1) innebär:

Minnet från processorns sida Datorteknik

Föreläsningsanteckningar 5. Cacheminnen

OBS!! Detta är DEL 2 av tentan. För att få ut denna måste du ha lämnat in del 1. Om du inte fått ut del 1 bör du meddela skrivningsvakten. OBS!!

Tentamen i Digitala system - EITA15 15hp varav denna tentamen 4,5hp

Datorarkitekturer med Operativsystem

Datorhistorik. Föreläsning 3 Datorns hårdvara EDSAC. Eniac. I think there is a world market for maybe five computers. Thomas Watson, IBM, 1943

Tentamen den 14 januari 2015 Datorarkitekturer med operativsystem, EDT621, 7,5 poäng

MESI i Intel Core 2 Duo

Datorsystemteknik D. Lösningar till tentamen i kursen EDA330 14/1 2000

Datorsystem 2 CPU. Förra gången: Datorns historia Denna gång: Byggstenar i en dators arkitektur. Visning av Akka (för de som är intresserade)

CE_O8. Cacheminne. Hemlaboration 2.

Datorsystem. Tentamen

Datorarkitektur I. Tentamen Lördag 10 April Ekonomikum, B:154, klockan 09:00 14:00. Följande gäller: Skrivningstid: Fråga

Datorteknik. Föreläsning 6. Processorns uppbyggnad, pipelining. Institutionen för elektro- och informationsteknologi, LTH. Mål

TENTAMEN Datorteknik (DO2005) D1/E1/Mek1/Ö1

Lösningar till tentamen i EIT070 Datorteknik

0.1. INTRODUKTION Instruktionens opcode decodas till en språknivå som är förstålig för ALUn.

Lösningar till tentamen i EIT070 Datorteknik

Datorteknik ERIK LARSSON

Datorsystemteknik DAV A14 Föreläsning 1

HF0010. Introduktionskurs i datateknik 1,5 hp

Digitalteknik och Datorarkitektur 5hp

Datorarkitekturer med operativsystem ERIK LARSSON

Tentamen i Digitala system - EITA15 15hp varav denna tentamen 4,5hp

Multi-ported cache En rapport om några lösningar till att få flera minnesaccesser simultant.

Cache-koherens protokoll MESI och MOSI

En processor kan ha en klockfrekvens på flera GHz. Det går alltså a9 exekvera en instruk=on väldigt for, givet a9 instruk=onen finns i processorn.

Digitala System: Datorteknik ERIK LARSSON

Tentamen. Datorteknik Y, TSEA28

Hantering av hazards i pipelines

Närliggande allokering Datorteknik

Digitala System: Datorteknik ERIK LARSSON

MESI-Protokollet. Richard Elvhammar. Lund Universitet 4/12-16

Omtentamen i CDT204 - Datorarkitektur

Tentamen PC-teknik 5 p

Snapdragon 810: Cacheminnet

Lunds Tekniska Högskola Datorarkitektur med operativsystem EITF60. Superscalar vs VLIW. Cornelia Kloth IDA2. Inlämningsdatum:

Tentamen PC-teknik 5 p

Lösningsförslag till tentamen i IS1500 Datorteknik

F2: Motorola Arkitektur. Assembler vs. Maskinkod Exekvering av instruktioner i Instruktionsformat MOVE instruktionen

Digital- och datorteknik

Öka prestanda i Shared-Cache multi-core processorer

Datorsystemteknik DAV A14 Föreläsning 1

Digitala System: Datorteknik ERIK LARSSON

TSEA28 Datorteknik Y (och U)

Fö 8: Operativsystem II. Minneshantering. Minneshantering (1) Minneshantering (2) Minneshantering och Virtuelltminne.

Pipelining i Intel 80486

Tentamen i IS1500/IS1200/2G1518 Datorteknik fredagen den 19 augusti 2011 kl

Datorarkitekturer med operativsystem ERIK LARSSON

Tentamen. Datorteknik Y, TSEA28

System S. Datorarkitektur - en inledning. Organisation av datorsystem: olika abstraktionsnivåer. den mest abstrakta synen på systemet

Tentamen i EIT070 Datorteknik

Lösningar till tentamen i EIT070 Datorteknik

Pipelining i Intel Pentium II

Övning1 Datorteknik, HH vt12 - Talsystem, logik, minne, instruktioner, assembler

Elektroteknik MF1016 föreläsning 9 MF1017 föreläsning 7 Mikrodatorteknik

Cacheminne och adressöversättning

Kursplanering för Mikrodatorteknik 4p/5p

En något mer detaljerad bild av en processor. De tre delarna i processorn är: Nere 3ll vänster finns e' antal register som används för a' lagra data.

En något mer detaljerad bild av en processor. De tre delarna i processorn är: Nere 3ll vänster finns e' antal register som används för a' lagra data.

Tentamen. Datorteknik Y, TSEA28

Arm Cortex-A8 Pipeline

Datorsystemteknik Föreläsning 7DAVA14

Tentamen. Datorteknik Y, TSEA28

Rapport (1,5 HP) Lunds Universitet HT15

LABORATION. Datorteknik Y

Digitalteknik och Datorarkitektur

Moment 2 Digital elektronik. Föreläsning Inbyggda system, introduktion

Tentamen i Digitala system - EDI610 15hp varav denna tentamen 4,5hp

IT för personligt arbete F5

Institutionen för elektro- och informationsteknologi, LTH

Datorteknik. Föreläsning 5. Realtidssystem och realtidsprogrammering. Institutionen för elektro- och informationsteknologi, LTH.

Tentamen. Datorteknik Y, TSEA28

Cacheprobe: programbibliotek för extrahering av cacheminnesparametrar

IBM POWER4, den första flerkärniga processorn och dess pipelines.

Ext-13 (Ver ) Exempel på RTN-beskrivning av FLEX-instruktioner

Mer datorarkitektur. En titt I datorn Minnen

Transkript:

Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) 19/8 2000 1(8) Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) Datorsystemteknik för E/D 19/8 2000 Tentamensdatum: Lördag 19/8 2000 kl. 8.45 i sal MG Examinator: Jonas Vasell och Rolf Snedsböl Institution: Datorteknik Förfrågningar: Peter Folkesson (ankn. 1676) Lösningar: anslås tisdag 22/8 på institutionens anslagstavla utanför laboratoriet Resultat: anslås senast fredag 1/9 på institutionens anslagstavla utanför laboratoriet Rättningsgranskning: tid och plats anslås tillsammans med resultaten Betygsgränser: 3: 24-35 poäng, 4: 36-47 poäng, 5: 48-60 poäng Tillåtna hjälpmedel: inga Allmänt: För full poäng på en uppgift krävs både ett korrekt svar och en motivering. En bra motivering är minst lika viktig som ett korrekt svar. Redovisa noggrannt alla gjorda antaganden utöver de som anges i uppgiftstexten. Skriv tydligt och använd gärna figurer. Maximal poäng på varje deluppgift anges inom parentes efter uppgiftstexten. Lycka till!

Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) 19/8 2000 2(8) Uppgifter (1-5): 1. Följande MIPS-program utför en beräkning som förekommer på många ställen i en viss tillämpning: L1: L2: slt $t0, $a0, $a1 beq $t0, $zero, L1 sub $s0, $a1, $a0 beq $zero, $zero, L2 sub $s0, $a0, $a1 add $v0, $s0, $zero a. Vad utför detta program? (2 p) b. Från vilket/vilka register hämtas indata (argument), och i vilket/vilka register läggs resultatet? (2 p) c. Om programmet utförs i en pipeline som den i bilaga 1, med stall som enda möjlighet att hantera pipelinekonflikter, hur många extra cykler orsakade av pipeline-konflikter kommer det att krävas för att exekvera programmet? Antag att $a0 från början innehåller värdet 1, och $a1 värdet 5. (4 p) d. Eftersom beräkningen utförs på många ställen i tillämpningen, så vill man göra en subrutin av den. Förklara vad som måste göras för att göra om den till en subrutin, och skriv en så kort kod som möjligt som laddar argumentregistren med konstantvärden och anropar subrutinen. (4 p) 2. Räkna upp fyra olika metoder för lösning av hoppkonflikter i en pipeline, beskriv hur varje metod fungerar, samt redogör för varje metods relativa för- och nackdelar. (12 p) 3. a. Du har ett program för konvertering av CD-musik till s.k. MPEG Audio Layer 3 (MPEG3) för att kunna spela upp din favoritmusik på din portabla MPEG3-audio spelare. Programmet konverterar musik från de CD-skivor som du placerar i datorns CD-ROM enhet och lagrar den konverterade musiken som filer på hårddisken. För att få över filerna till den portabla MPEG3- spelaren används en seriell anslutning mellan dator och MPEG3-spelare samt en särskild programvara för kommunikationen. De delar av MPEG3-konverteringsprogrammet som utför de tyngsta beräkningarna har en genomsnittlig CPI på 2,5 och utgör 60% av instruktionerna som hela programmet exekverar. Genomsnittlig CPI för övriga 40% av instruktionerna är 1,3. Klockfrekvensen på din processor är 350 MHz. Antag att du uppgraderar din dator med en ny 500 MHz processor som har en utökad instruktionsuppsättning som drastiskt förbättrar prestanda på de tyngsta

Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) 19/8 2000 3(8) beräkningarna som MPEG3-konverteringsprogrammet måste utföra. I en version av programmet som är specialoptimerad för den nya processorn har de delar av programmet som utför de tyngsta beräkningarna en genomsnittlig CPI på 0,5 och utgör nu endast 20% av instruktionerna som hela programmet exekverar. Genomsnittlig CPI för övriga 80% av instruktionerna är oförändrat 1,3. Denna del av programkoden är identisk med programkoden i den ickeoptimerade versionen. Hur många gånger snabbare går det att konvertera din favoritmusik med din nya uppgraderade dator körandes den specialoptimerade varianten av konverteringsprogrammet än med ditt gamla system? (8 p) b. Whetstone och Dhrystone är exempel på 2 populära s.k. syntetiska benchmark-program vilka används för att mäta datorsystems prestanda. Vilka nackdelar finns det med att använda sig av dylika syntetiska benchmarkprogram för att mäta prestanda? (4p) 4. a. Antag att vi har ett fyra-vägs partiellt associativt (four-way set associative) cacheminne med total storlek 16 ord och blockstorlek 1 ord (1 ord = 4 byte). Utbytesalgoritmen är LRU och cacheminnet är ursprungligen tomt. Följande sekvens av referenser till byte-adresser görs: 12, 30, 13, 76, 5, 14, 44, 116, 15, 61, 101, 76, 6, 40, 31. Ange för var och en av dessa referenser om den ger träff eller miss i cacheminnet. Ange också i tabellform innehållet i varje cacheblock efter varje referens (ange tag för det block som ligger där), samt vilken hit rate (träffsannolikhet) som gäller för den aktuella sekvensen av referenser. (6 p) b. Vid undersökning av en viss dators uppbyggnad har man kommit fram till följande fakta om ett cacheminne: Det finns totalt 72 KB minne för hela cacheminnet, d.v.s. för såväl data som lagring av tags och statusbitar. Minnet förefaller uppbyggt som ett två-vägs partiellt associativt (two-way set associative) cacheminne. Typen av buss som förbinder cacheminnet med primär-minnet indikerar att blockstorleken måste vara 1, 2, eller 4 ord (d.v.s. 4, 8, eller 16 byte). Adresserna till cacheminnet är 30 bitar. Din uppgift är nu att beräkna cacheminnets datakapacitet, d.v.s. hur många block det kan lagra och vilken blockstorlek som används. Gör beräkningen under antagandet att endast en valid-bit behöver lagras för varje block (inga andra statusbitar). Antag också att allt tillgängligt cacheminne (dvs alla 72 KB) utnyttjas och att data-kapaciteten är en jämn tvåpotens. Undersök också om det finns mer än en möjlig lösning. (6 p) 5. Nedan följer ett antal frågor med tre svarsalternativ (1, X, 2) vardera, varav endast ett är rätt. Ställ upp svaren som en tipsrad. Varje rätt svar ger ett poäng. a. Processorprestanda fördubblas ungefär (1) var 12:e månad. (X) var 18:e månad. (2) var 24:e månad. b. SPEC är (1) en uppsättning benchmarks för linjära ekvationssystem. (X) ett kernel-baserat benchmark. (2) en standardiserad uppsättning benchmarks baserad på riktiga program.

Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) 19/8 2000 4(8) c. Vad avses med termen basic block? (1) En sekvens av instruktioner som saknar hopp-instruktioner. (X) ett grundläggande byggblock för uppbyggnad av en ALU. (2) en rad i en set-associativ cache. d. PCI är en vanlig standard för (1) processor-minnesbussar. (X) bakplansbussar. (2) I/O-bussar. e. Det största talet som kan representeras med enkel precision i MIPS (IEEE 754 single precision) är 2.0*10 38. Vilket är det största tal som kan representeras med dubbel precision (IEEE 754 double precision)? (1) 4.0*10 38. (X) 2.0*10 76. (2) 2.0*10 308.. f. MIMD står för (1) Magnetic In-line Memory Device. (X) Multiple Instruction Multiple Data. (2) Multiple Interrupt Masking Device. g. En superskalär processor (1) kan starta exekvering av flera instruktioner samtidigt. (X) har en extra lång pipeline. (2) har en speciellt kraftfull ALU. h. Write-update är en teknik för (1) minneskoherens. (X) skrivning i cacheminnen. (2) uppdatering av dynamiska RAM. i. SCSI är en standard för (1) processor-minnesbussar. (X) bakplansbussar. (2) I/O-bussar. j. För cache-minnen betyder direktavbildat (direct mapped) att (1) varje cache-block är associerat med ett primärminnesblock. (X) varje block kan lagras var som helst i cache-minnet. (2) varje block kan lagras på exakt ett ställe i cache-minnet. k. Det vanligaste sättet att hantera resurskonflikter i en pipeline är att (1) stanna delar av pipelinen tills konflikten löses upp. (X) tidigarelägga tillgång till resultat. (2) förutsäga resultatet av exekveringen. l. Skillnaden i snabbhet mellan minnen och processorer tenderar (1) att minska. (X) att vara oförändrad. (2) att öka.

Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) 19/8 2000 5(8) Bilaga 1: MIPS pipeline

Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) 19/8 2000 6(8) Bilaga 2: MIPS maskininstruktioner Se nästa sida.