IE1205 Digital Design: F3 : CMOS-kretsen, Implementeringsteknologier. Fredrik Jonsson KTH/ICT/ES

Transkript

1 IE1205 Digital Design: F3 : CMOS-kretsen, Implementeringsteknologier Fredrik Jonsson KTH/ICT/ES fjon@kth.se

2 Transistorn en omkopplare utan rörliga delar Gate Source Drain Principskiss för SiGe ( KTH ) transistor

3 Evolution since the invention 3

4 Varför CMOS? CMOS-Transistorer är (relativt sett) enkla att tillverka CMOS-Transistorer är gjorda av vanlig sand => billigt råmaterial (men fabrikerna som tillverkar kretsar är jättedyra) En transistor är lätt att få att fungera som en switch ( omkopplare )

5 Teknologinod Exempel reklamtext: Du som söker efter maximal pris vs prestanda kan sluta leta, med dess två inbyggda processorkärnor och nya 32 nmtillverkningsteknik får du kraft för det mest du kan stöta på i kontors och hemmasurfar miljö.

6 Transistorutveckling

7 Vad menas med teknologinod? Ursprungligen definition av transistorns gatelängd. Nu mer relaterad till avståndet mellan ledare i DRAM cell (minne) Intel 45 nm node nmos 7

8 Traditional MOSFET Tri-gate fin-fet

9 P och N MOS-transistorer Pull Up Pull Down 1 0

10 Strukturen av en CMOS-krets Två olika nät: PMOS gör kretsens utgång 1 NMOS gör kretsens utgång 0

11 Inverteraren V DD T 1 En CMOS-krets består av både PMOS och NMOS-kretsar. CMOS står för (Complementary MOS). V x V f x T 1 T 2 T on off off on f 1 0 (a) Circuit (b) Truth table and transistor states Area: A inverter = 2 Transistors

12 CMOS-inverterarens spänningsnivåer 1 V DD Utspänning V f V x T 1 V f 0 T Inspänning V x

13 Typiska signalnivåver för CMOS Utgångsspänningar V O och ingångsspänningar V I passar varandra som hand i handske, och med marginal! V OHmin V Hmax V OLmax V IHmin V ILmax V Lmin Matningsspänning 5.0V 3.3V 1.8V V HMAX V IHMIN V LMAX V LMIN Marginal er!

14 En instabil punkt V out VDD CMOS-kretsen har en mycket stabil överföringsfunktion Vid V in =V DD /2 finns en instabil punkt, då både T 1 och T 2 leder. Om en krets tillfälligt fastnar i detta läge så inträder ett tillstånd som kallas för metastabilitet. Instabil punkt VDD V in Om detta tillstånd varar för länge så kan transistorerna i kretsen skadas pga den höga strömmen. Vi återkommer till metastabilitet

15 NAND-grinden VDD VA VB VOH V A V B V OH V SS (0) V SS (0) V DD (1) V SS (0) V DD (1) V DD (1) V DD (1) V SS (0) V DD (1) V DD (1) V DD (1) V SS (0) VSS Area: A NAND = 4 Transistors

16 ? VDD V A V B V OH V SS (0) V SS (0) V SS (0) V DD (1) VA V DD (1) V SS (0) VOH V DD (1) V DD (1) VB VSS Vilken sorts grind? a) NOR b) OR c) AND

17 NOR-grinden VDD VA VB VOH V A V B V OH V SS (0) V SS (0) V DD (1) V SS (0) V DD (1) V SS (0) V DD (1) V SS (0) V SS (0) V DD (1) V DD (1) V SS (0) VSS Area: A NOR = 4 Transistors

18 Negativ logik? Man kan också vända på begreppen och låta L (låg spänning) representera en logisk 1:a och låta H (hög spänning) representera en logisk 0:a. Detta kallas för negativ logik. En AND-funktion blir då en OR-funktion och vice versa. Negativ logik eller positiv logik är egentligen egalt, men av tradition använder man sig av positiv logik.

19 Three-state En CMOS-grind kan förutom 1 eller 0 även förses med ett tredje utgångstillstånd Threestate Z ( = frånkopplad utgång ). Om många utgångar kopplas ihop till samma tråd ( buss ) så kan ju bara en av utgångar-na åt gången få vara aktiv. De övriga hålls i Threestate-tillståndet.

20 Three state Z Y A Y 'Z'

21 Transmissionsgrind E E A E Q A Q A Q E E Utan att gå in på kretsdetaljerna så består en transmissionsgrind av en PMOStransistor i parallell med en NMOS-transistor. Grinden styrs med E (och E ) och är då att jämföra med en vanlig kontakt. En signal kan gå från A till Q, men även baklänges från Q till A. Transmissionsgrindskopplingar utnyttjar färre transistorer än andra grindar, men har sämre drivförmåga. Area: A TG = 2 Transistors

22 Förenklat ritsätt Exempel: MUX X Y Q X Y 1 0 S Q Q=XS+YS S X Y Q S Av inverteraren blir endast ringen kvar. Mellanliggande ledningar underförstås.

23 MUX med transmissionsgrind Sel Y X Q Area: A mux = 6 Transistors

24 XOR med transmissionsgrind A B F = a b Area: A XOR = 8 Transistors

25 Fördröjningar i kretsar Alla ledningar i elektronikkretsar har kapacitans. Det tar ett tag för spänningar att nå slutvärdet. Dessa fördröjningar i kretsar och mellan kretsar begränsar snabbheten.

26 Inverteraren VDD Ri V in =V OL V SS Vin Vout Vi C i Vi=VOH Ri=ROH VSS VDD Ri V in =V OH V D D Vin Vout Vi C i Vi=VOL Ri=ROL VSS IE1205 Digital Design 26

27 Upp- och urladdningar i grinden orsakar fördröjningar VDD V in =V H V L C L Vout VSS Ri Vi C L IE1205 Digital Design 27

28 Rise, Fall, and Propagation Times... V DD V DD V x 50% V x V A C L GND T d V DD 90% GND T d : Propagation Delay (50% V x - 50% - V A ) t r : Rise time (10% - 90%) t f : Fall time (90% - 10%) GND t r V A t f 10% IE1205 Digital Design 28

29 CMOS - Dynamisk förlusteffekt Klassisk CMOS har bara förlusteffekt precis vid omslaget. Förlusteffekten P F blir proportionell mot klockfrekvensen! f C 2 f C P P f V F F C DD f C V 2 DD Power losses Clockfrequency Supply Voltage

30 Typiska fördröjningar NOT NAND,NOR AND, OR NAND-NAND XOR,XNOR,MUX XOR,MUX (TG) 0.5T (alt 1 om ihopkopplad NAND) T 1.5T (AND = NAND + NOT) 2T (2 NAND i rad) 3...5T (3T opt. strukt) 2T

31 Optimerade strukturer för MUX DeMorgan AND-OR NAND-NAND Area: A MUX = 20 Transistorer Delay: T MUX = 5T NAND Area: A MUX = 6 Transistorer Delay: T MUX = ~2T NAND Area: A MUX = 14 Transistorer Delay: T MUX = 3T NAND Bäst!

32 Optimerade strukturer för XOR DeMorgan Area: A XOR =22 Transistorer Delay: T XOR =5T NAND Area: A XOR =16 Transistorer Delay: T XOR =3T NAND Nand only Area: A XOR =16 Transistorer Delay: T XOR =3T NAND Area: A XOR =8 Transistorer Delay: T XOR =~2T NAND Bäst!

33 Exempel på krets Radio frequency Analog Digital Mixed signal krets, innehåller både analoga och digitala kretsblock

34 Automatiskt genererad digital logik

35 Automatiskt genererad digital logik Zoomar man in känner man igen grindarna!

36 Digital layout Känner du igen grinden?

37 Kapsla och montera på kretskort

38 Testning

39 Fan-out och Fan-in Fan-out - en utgång driver många ingångar. Utgången lastas ned med summan av ingångarnas kapacitanserna => fördröjningen T blir last-beroende. Fan-in - en grind har många ingångar. Detta medför att den har fler inre kapacitancer => den inre fördröjningen T i (även kallad den intrinsiska fördröjningen) blir större.

40 Grindar med flera ingångar VDD VQ Man använder sällan grindar med fler än fyra ingångar. VA VB T i Lång rad av seriekopplade transistorer ger långsam funktion! VC 3-input NAND VSS

41 Hög Fan-in löses med trädstrukturer DeMorgan Till priset av ökat grind-djup (fördröjning) ( c) b a c b a ) ( ) ( d c b a d c b a ) ( ) ( d c b a d c b a

42 Fler trädstrukturer ) ( ) ( d c b a d c b a ) ( ) ( d c b a d c b a ) ( ) ( d c b a d c b a Kan Du bevisa dessa likheter? Till priset av ökat grind-djup (fördröjning), men effekten av inre kapacitanser hade blivit värre.

43 Fan-out Antalet grindar som en grind driver betecknas som fan-out Alla grindar som drivs ökar den kapacitativa lasten x N 1 f To inputs of n other inverters x V f To inputs of n other inverters C n = nc (a) Inverter that drives n other inverters (b) Equivalent circuit for timing purposes

44 Fan-out Fördröjningen för olika fan-outs V f for n = 1 V DD V f for n = 4 Gnd 0 Time

45 Buffer En buffer är en krets som implementerar funktionen f(x) = x (det vill säga sig själv) Idén med bufferten är att ökar drivförmågan av kapacitativa laster - För att öka drivförmågan så använder man större transistorer - Buffrar kan dimensioneras så att de kan driva större strömmar

46 Hög Fan-out använd buffer W 3W x En f x En f 0 0 Z Z En x f Non-inverting Buffer High-Fan-Out Buffer Tri-state Buffer

47 Critical path (den längsta vägen) f x x x2 x x2 x1 x2 x 0 X 1 f x 2 Vilken väg till utgången tar längst tid? (om ingångarna drivs med likadan buffert) x 0 x 1 x 2?

48 Critical path f x x x2 x x2 x1 x2 x 0 X 1 f x 2 x 0 x 1 x 2 passerar alla var sin NOT, AND, och OR, på vägen mot utgången f, men x 2 belastas av tre ingångar, x 0 och x 1 bara av två. Critical path blir x 2!

49 Signal Racing x f(x) f(x)= x x = x x = 0 f(x) f 2 (x) x 3*T inv f 2 (x)= X Om en signal har olika långa vägar till utgången kan sk signal racing uppkomma. T and T and IE1205 Digital Design 49

50 Effektförbrukning CMOS CMOS-kretsarna är mycket effektsnåla Den största andelen för äldre teknologier är den dynamisk effekten, som sker när man byter spänningsnivå För en CMOS-krets kan man beräkna effektförbrukningen med formeln För en inverter förenklas formeln till P D 1 2 fcv 2 DD 2 P D,inv fcv DD IE1205 Digital Design 50

51 Exempel effektförbrukning (Brown/Vranesic Example 3.8) Inverterare C = 70 ff, f = 100 MHz, V DD =5V P D = 175μW Antag att en design har grindar motsvarande inverterare där 20% av grindarna byter spänningsnivå, så är effektförbrukning ca 0.35W IE1205 Digital Design 51

52 7400-series standard chips

53 Standardkretsarna används mest som reservdelar Inte så dyra! Men många fler än skolorna behöver kretsarna. Det finns många kvar i lager

54 Implementering av en logisk funktion V DD 7404 f x x x 1 2 2x x 1 x 2 x 3 f

55 Kopplingsdäcksimulator Inför laborationerna ska Du prova att koppla upp kretsarna med en kopplingsdäcksimulator! f x x x 1 2 2x3

56 Kommer Du ihåg? Trevägs ljuskontroll Brown/Vranesic: Antag att vi behöver kunna tända/släcka vardagsrummet från tre olika ställen. x 3 f x 2 x 1 x 2 x 3 f x 1

57 Trevägs ljuskontroll f m( 1,2,4,7) x1x 2x3 x1x 2x3 x1x 2x3 x1x 2x 3 x 1 x 2 x 3 f

58 NAND-NAND Om vi byter till NAND- NAND så finns alla grindarna till simulatorn

59 Du måste skriva dit pin-nummer i schemat annars kommer Du att villa bort dig! 2:1 2:2 2:13 2:12 x 3 1:2 1:1 1:4 1:3 1:12 1:13 2:10 2:11 2:9 3:1 3:13 3:2 #1 #2 #3 #4 3:3 3:4 3:5 2:8 3:12 3:6 4:1 4:2 4:4 4:5 4:6 x 1 x

60 Simulera!

61 Programmable Logic Array (PLA) Både AND- och ORmatriserna är programmeringsbara x 1 x 2 x 3 P 1 OR plane P 2 P 3 P 4 AND plane f 1 f 2 IE1204 Digital Design, HT10 61

62 Look-up-tables (LUT) Programmable cells 0/1 0/ A LUT with n inputs can realize all combinational functions with n inputs The usual size in an FPGA is n=4 f 0/ /1 0 x 2 x 1 Two-input LUT IE1205 Digital Design 62

63 Example: XOR-Gate Programmed values 0 1 Multiplexer f x 2 x 1 Two-input LUT IE1205 Digital Design 63

64 Sammanfattning Logiska grindar kan implementeras med CMOS-teknologin CMOS-kretsar har en fördröjning CMOS-kretsar förbrukar relativ lite effekt IE1205 Digital Design 64