Implementering av standardceller med låg effektförbrukning. Oscar Rasmusson

Storlek: px
Starta visningen från sidan:

Download "Implementering av standardceller med låg effektförbrukning. Oscar Rasmusson"

Transkript

1 Implementering av standardceller med låg effektförbrukning. Examensarbete utfört i Elektroniksystem Av Oscar Rasmusson LiTH-ISY-EX-ET Linköping 2003

2 Implementering av standardceller med låg effektförbrukning. Examensarbete utfört i Elektroniksystem vid Linköpings tekniska högskola av Oscar Rasmusson LiTH-ISY-EX-ET Handledare: Henrik Ohlsson Examinator:Lars Wanhammar Linköping

3

4 Avdelning, Institution Division, Department Institutionen för Systemteknik LINKÖPING Datum Date Språk Language X Svenska/Swedish Engelska/English Rapporttyp Report category Licentiatavhandling X Examensarbete C-uppsats D-uppsats Övrig rapport ISBN ISRN LITH-ISY-EX-ET Serietitel och serienummer Title of series, numbering ISSN URL för elektronisk version Titel Title Implementering av standardceller med låg effektförbrukning. Implementation of standard cell library with low power consumption. Författare Author Oscar Rasmusson Sammanfattning Abstract I 0.18 µm CMOS process har ett standardcells bibliotek med låg effektförbrukning implementerats. Cellerna har konstruerats och simulerats i Cadence och ett layoutprogram. Vid simulering av heladderare och D-vippor har effektförbrukningen och tider mätts upp och jämförts med varandra. Matningsspänningen varierade mellan 1 V och 1.8 V. A standard cell library with low power consumption has been implemented in a 0.18 µm CMOS process. The cells have been designed and simulated in Cadence and a layout program. During the simulation of the full adders and the D flip flops the power consumption and time have been estimated and compared. The power supply voltage varied between 1 V and 1.8 V. Nyckelord Keyword Cellbibliotek, Standardcell, 0.18, CMOS, låg effektförbrukning.

5

6 Innehållsförteckning 1. Inledning Syfte Kravspecifikation Verktyg / Bakgrund Cadence Schema Layout CMOS-logik Arbetsgång Sammanställning av celler Transistorschema Layout Cellista Logiska grindar Heladderare Full adder Transmission full adder transistor full adder Conventional full adder New 18-transistor full adder D-vippor Low-Power flip flop Static CMOS flip flop StrongARM flip flop Transmission flip flop D flip flop Införande av Reset-funktion Simulering av D-vippor Problem vid skapandet av layout Referenser...29 Appendix: Cellayouter...31

7

8 1. Inledning Examensarbetet är utfört på Institutionen för systemteknik (ISY) vid Linköpings tekniska högskola. Arbetet är på tio poäng. 1.1 Syfte Syftet med arbetet var att testa ett nyutvecklat layoutprogram [8]. Med programmets hjälp var uppgiften att skapa ett cellbibliotek med standardceller i en 0.18 µm CMOS process. Standardcellerna ska användas för att tillverka olika typer av digitala kretsar. 1.2 Kravspecifikation Standardcellsbiblioteket skall bestå av kombinatoriska kretsar och D-vippor. Cellerna skall vara funktionsdugliga vid låg matningsspänning. Endast två transistorer i serie mellan VDD/GND och utgång. Använda en 0.18 µm CMOS process. Cellerna skall ha samma höjd för att underlätta ihopkoppling. 1

9 2

10 2. Verktyg / Bakgrund 2.1 Cadence Cadence [1] är ett CAD-verktyg som används för att implementera elektroniska kretsar Schema Först skapars ett designbibliotek i vilket de celler som skall konstrueras kommer att sparas. Vid konstruktionen av en cell skapas först ett schema över kretsen. Schemat kan göras grafiskt, transistorer och ledningar placeras ut för hand, eller genom att skriva en textfil i en texteditor där det beskrivs hur transistorer skall placeras och hur ledningar skall dras. Av det färdiga schemat skapars en symbol. I en testbänk, som byggs runt symbolen, simuleras kretsen. Uppträder inte kretsen som det är tänkt kontrollerar och ändrar man i schemat tills önskat resultat uppnås Layout När kretsen uppfyller kraven körs schemat i ett layoutprogram. Programmet placerar ut transistorerna i den ordning som lämpar sig bäst och drar sedan ledningarna. I en så kallad Rules fil kan olika värden, som till exempel höjden på cellen, justeras. På layouten körs en DRC (Design Rule Checking) för att upptäcka eventuella fel. För att simulera layouten måste en extrahering göras av layouten. Vid extraheringen kan olika typer av parasitkapacitanser och parasitresistanser läggas till i beräkningarna. Med LVS (Layout Verses Schematic) görs sedan en jämförelse mellan layouten och schemat och eventuella skillnader rapporteras. 3

11 2.2 CMOS-logik CMOS står för Complementary Metal Oxide Semiconductor. Två komplementära grindnät, ett N-nät och ett P-nät, används vid realisering av en boolesk funktion (F) i CMOS-logik. N-nätet består av nmostransistorer som används till att dra utgången till en nolla och P-nätet består av pmostransistorer som används till att dra utgången till en etta, se figur 2.2. Figur 2.2a: Symbolerna för de två transistorerna och principen för CMOS. Vid konstruktion av en grind i CMOS-logik med funktionen F = (A, B) realiseras P-nätet med funktionen Sp (A, B) = F(A, B) och N-nätet med funktionen Sn (A, B) = F(A, B). 4

12 Se exempel på en NAND-grind i figur 2.2b: Figur 2.2b: NAND-grind. 5

13 6

14 3. Arbetsgång 3.1 Sammanställning av celler Arbetet började med att identifiera lämpliga standardceller till cellbiblioteket. Effektförbrukningen hos cellerna skulle vara så liten som möjligt. Ur ekvation 3.1a kan det utläsas att sänkt matningsspänning, VDD, är det bästa och det enklaste sättet att reducera den effekt som förbrukas. P = f clk * C L * VDD 2 (3.1a) Över varje transistor som strömmen dras genom sker ett spänningsfall. Sänks då matningsspänningen för mycket kan grindens funktioner upphöra. Risken att funktionen skall störas kan delvis förhindras genom att cellerna som mest får ha två seriekopplade transistorer mellan VDD / GND och utgången. Se figur 3.1. Figur 3.1: Högst två seriekopplade transistorer mellan VDD / GND och UT. En nackdel med sänkt matningsspänning är att cellen blir långsammare då VDD närmar sig V T, se ekvation 3.1b. t d = C L * VDD / (β(vdd - V T ) α ) (3.1b) 7

15 3.2 Transistorschema När samtliga celler var valda startade arbetet med att skapa transistorscheman. Ett nytt designbibliotek skapades. I biblioteket konstruerades samtliga utvalda cellers transistorscheman grafiskt. När en krets var klar gjordes en symbol av schemat, se figur 3.2. Figur 3.2: Transistorschemat (t h) för en inverterare med dess symbol (t v). I en testbänk som uppfördes kontrollerades symbolernas funktion. Om funktionen var felaktig öppnades åter transistorschemat för felsökning och ändring. 3.3 Layout Layouten skapades med hjälp av det layoutprogram vars funktion skulle testas. Filerna sparades i en ny mapp. När layouten var färdig kördes en DRC (Design Rule Checking) för att kontrollera kretsen. Ett fel som återfanns i samtliga celler var att det p-dopade lagret, pplus, överlappade substratkontakten för pmostransistorerna. Det samma gällde även för det n-dopade lagret, nplus, som överlappade substratkontakten för nmos transistorerna. Genom att för hand gå in i layouten och ändra storleken på respektive lager rättades felen, se figur

16 Figur 3.3: T v med överlappning, t h utan överlappning. Ledningar i samma lager som hade dragits för nära varandra var vanligt för de celler med många transistorer. Efter vissa manuella justeringar av hur ledningarna hade dragits var de flesta cellernas layouter klara för extrahering. Vid extraheringen togs parasitkapacitanser och parasitresistanser med i beräkningen. En LVS gjordes och transistorerna matchade inte varandra på grund av att schemat hade n-/pmos4 och layouten hade phsmos4 (high speed), vilket inte var av någon betydelse. En analog extraherad krets skapades av layouten. En ny testbänk byggdes för varje cell. I testbänken kontrollerades den analog extraherade kretsens funktion så att den inte hade förändrats jämfört med schemats funktion. 9

17 10

18 4. Cellista 4.1 Logiska grindar I cellbiblioteket har följande kombinatoriska kretsar inkluderats: NAND-grind [2] NOR-grind [2] XOR-grind [2] XNOR-grind [2] INV-grind [2] MUX-grind [2] Transmissionsgrind [2] Non inverting buffer [2] Heladderare [6, 7] NAND-grinden är en av de enklare standardceller som finns med i cellbiblioteket. Cellen består av två parallellkopplade pmostransistorer och två seriekopplade nmostransistorer, se figur 4.1a. Figur 4.1a: T v transistorschemat, i mitten grindsymbolen och t h sanningstabellen för NAND-grinden. 11

19 Cellbiblioteket innehåller bara tvåingångars NAND-, NOR-, XOR- och XNORgrindar. Figur 4.1b visar hur en fyraingångars NAND-grind kan konstrueras med hjälp av tre NAND-grindar och två inverterare. Figur 4.1b: Grindnät över en fyra ingångars NAND-grind. Transmissionsgrinden har två insignaler, en indatasignal och en kontrollsignal. Kontrollsignalen bestämmer om indatat skall släppas igenom eller inte, se figur 4.1c. Figur 4.1c: Transmissionsgrind och dess sanningstabell. MUX-grinden är en grind där en selectsignal bestämmer vilken av de två insignalerna som skall släppas igenom till utgången, se figur 4.1d. Figur 4.1d: Sanningstabell och symbol för MUX-grinden. 12

20 4.2 Heladderare En heladderare är en logisk krets vars funktion är att addera två insignalers databitar och en carrybit. Utsignalerna är en summabit och en carrybit. CIN IN B IN A SUM COUT Tabell 4.2: Sanningstabell för en heladderare I tabell 4.2 visas sanningstabellen för en heladderare. Med hjälp av sanningstabellen kan de boolska ekvationerna för summabiten och carryoutbiten bestämmas, se ekvationerna 4.2a och 4.2b. SUM = (IN A IN B) CIN (4.2a) COUT = IN A IN B + (IN A IN B) CIN (4.2b) 13

21 4.2.1 Full adder Standardcellen Full adder [6] är konstruerad av 32 stycken transistorer, 16 pmos och 16 nmos, se figur Figur 4.2.1: Transistorschema för Full adder. 14

22 Vid simuleringen av Full adder har en inverterare använts som last på utgången av cellen. Se simuleringsresultatet i tabell VDD Stigtid (ns) Falltid (ns) Max Fördröjning (ns) Effekt (µw) 1.8V 0,129 0,152 0,384 60,6 1.5V 0,144 0,167 0,454 28,0 1V 0,222 0,235 0,773 16,3 Tabell 4.2.1: Resultat vid simuleringen av Full adder. Effektförbrukningen har räknats ut med hjälp av medeltalet för strömförbrukningen (I) vid alla möjliga kombinationer på ingångarna. Det simulerade värdet multiplicerades med matningsspänningen, VDD, enligt formel P = I * VDD (4.2.1) Ur tabell konstateras att effektförbrukningen reduceras avsevärt vid sänkt matningsspänning. Förbrukningen vid 1.5 V var knappt hälften av förbrukningen vid 1.8 V. Samtidigt ökade den maximala fördröjningen med drygt 18 %. Sänktes VDD till 1 V var effektförbrukningen endast 27 % av förbrukningen vid 1.8 V men här fördubblades den maximala fördröjningen. Full adder var den enda heladderaren som layoutprogrammet klarade av att konstruera. Det finns därför inga värden från andra heladderare att jämföra cellen med. 15

23 4.2.2 Transmission full adder Transmission full adder [7] realiseras med hjälp av 16 transistorer, 8 pmos och 8 nmos. Se figur 4.2.2a. Figur 4.2.2a: Transistorschema för Transmission full adder. I layouten för transmission full adder har ledningar av samma lager korsats. Detta medför att layoutens funktion ej är korrekt. Figur 4.2.2b: Problemkopplingen. Figur 4.2.2b visar den transistorkoppling som layoutprogrammet har problem med. 16

24 transistor full adder Konstruktionen av 18-transistor full adder [7] innehåller 18 transistorer, 9 pmos och 9 nmos, se figur Figur 4.2.3: Transistorschema för 18 transistor full adder. Vid layoutgenereringen av 18-transistor full adder föll ledningar och summa noden bort. Ledningar av samma lager har även korsats. 17

25 4.2.4 Conventional full adder Conventional full adder [7] är uppbyggd av 20 transistorer, 10 pmos och 10 nmos, se figur Figur 4.2.4: Transistorschema för Conventional full adder. Layouten för Conventional full adder har korsade ledningar. Försök att dra om ledningarna för hand har gjorts men misslyckats. 18

26 4.2.5 New 18-transistor full adder New 18-transistor full adder [7] är konstruerad av 18 transistorer 9 pmos och 9 nmos, se figur Figur 4.2.5: Transistorschema för New 18 transistor full adder. Layouten för New 18-transistor full adder har korsade ledningar vilket medför att den inte är korrekt. 19

27 4.3 D-vippor En D-vippa är ett minneselement. Det finns två typer av D-vippor, negativt triggade vippor och positivt triggade vippor. Negativt triggade D-vippor släpper igenom indata på negativ klockflank, dvs. när klockan slår om från ett till noll, och positivt triggade D-vippor på positiv klockflank. Värdet på utgången sparas tills nästa negativa respektive positiva klockflank kommer. Klocka Indata Utsignal 1 A A 2 * A 3 B B 4 * B Tabell 4.3: Sanningstabell för en negativt triggad D-vippa. Exempel på en negativt triggad D-vippa se tabell 4.3 : 1. Negativ klockflank, indata A matas till utgången. 2. Positiv klockflank, oavsett indata förblir utgången oförändrad. 3. Negativ klockflank, indata B matas till utgången. 4. Positiv klockflank, oavsett indata förblir utgången oförändrad. Vill en konstruktör använda en viss typ av D-vippa och den är triggad på fel flank kan klocksignalen in till vippan inverteras. 20

28 4.3.1 Low-Power flip flop Standardcellen Low-power flip flop [3], se figur 4.3.1, är en D-vippa av masterslave typ och är triggad på negativ klockflank. Vippan använder sig av tri-state inverterare till återkopplingen. För matningen av insignalen till utgången använder Low-power vippan transmissionsgrindar. För att realisera Low-power flip flop används 18 transistorer, 9 pmos och 9 nmos. Två av transistorerna genererar den inverterade klocksignalen. Figur 4.3.1: Schema på Low-power flip flop Static CMOS flip flop Standardcellen Static CMOS flip flop [4] realiseras med hjälp av två kaskadkopplade multiplexers där klockan fungerar som selectsignal och triggar vippan på positiv klockflank. Mastermultiplexern är uppbyggd av en AND-grind och två NOR-grindar och slavemultiplexern av en OR-grind och två NANDgrindar, se figur I kretsen används 12 pmos- och 12 nmostransistorer. Figur 4.3.2: Schema över Static CMOS flip flop. 21

29 4.3.3 StrongARM flip flop Standardcellen StrongARM flip flop [5] består av 23 transistorer, 11 pmos och 12 nmos, inklusive inverteraren till indata. På utgången sitter två korskopplade NAND-grindar. StrongARM använder sig av två dataingångar, data och datainvers, i stället för att använda klocksignalens invers. Figur visar uppbyggnaden av StrongARM flip flop. Figur 4.3.3: Schemat visar uppbyggnaden av StrongARM flip flop Transmission flip flop Standardcellen Transmission flip flop [4] är en positivt triggad D-vippa av master-slave typ. Som namnet antyder så är vippan konstruerad med transmissionsgrindar, både i matningsfasen och i återkopplingen. I kretsen används sex inverterare och fyra transmissionsgringar, totalt 20 transistorer, 10 pmos och 10 nmos. Se transmission flip flop i figur Figur 4.3.4: Schema över Transmission flip flop. 22

30 4.3.5 D flip flop Standardcellen D flip flop [2] består av 22 transistorer, 11 pmos och 11 nmos. Två av dessa används för att skapa en inverterad klocka till kretsen. Vippan är konstruerad av fyra tri-state inverterare och två vanliga inverterare. D flip flop är triggad på negativ klockflank. Se transistorschemat för D flip flop i figur Figur 4.3.5: Transistorschema över D flip flop Införande av Reset-funktion Vid konstruktion av digitala kretsar behöver man ofta kunna nollställa D- vipporna, så kallad Reset. När Reset-signalen är hög (eller låg) skall utgången på vippan alltid vara noll oavsett värdet på indata. Se tabell 4.3.6a. Reset Data Ut Tabell 4.3.6a: Sanningstabell för Reset-funktionen. Ingen av de utsedda D-vipporna har Reset-funktion. Med hjälp av en NANDgrind, med ingångarna Data och inverterad Reset, i seriekoppling med en Inverterare skapas en AND-grind, se figur 4.3.6b. Då AND-grinden kopplas till ingången på vippan fås en synkron reset, dvs. att utsignalen resetas först vid klockflank. 23

31 Figur 4.3.6b: Transistorschema över en AND-grind med ingångarna Data och inverterad Reset Simulering av D-vippor De färdiga D-vipporna belastades i testbänken av en inverterare. Klocksignalen och insignalen hade en stigtid respektive falltid på 1 ps. Tre olika matningsspänningar användes vid simuleringen, 1.8V, 1.5V och 1V. Vid simulering av D-vipporna kontrollerades deras stigtider och falltider samt den maximala fördröjningen. Den maximala fördröjningen beskriver den längsta tid det tar från det att klockflanken kommer tills det att utgången har nått 50 % av det slutliga värdet. Typ VDD DFF Low power Static StrongARM TFF Stigtid 1.8V 0,108 0,108 0,213 0,164 0,112 (ns) 1.5V 0,119 0,117 0,241 0,192 0,127 1V 0,187 0,182 0,375 0,298 0,190 Falltid 1.8V 0,102 0,103 0,162 0,152 0,107 (ns) 1.5V 0,114 0,115 0,183 0,173 0,118 1V 0,176 0,175 0,269 0,263 0,171 Max 1.8V 0,254 0,161 0,240 0,325 0,268 Fördröjning 1.5V 0,287 0,192 0,276 0,383 0,314 (ns) 1V 0,488 0,335 0,448 0,657 0,533 Tabell 4.3.7a: Resultat vid simuleringen av D-vipporna. Ur tabell 4.3.7a utläses resultatet av simuleringen av D-vipporna. D flip flop (DFF), Low-power flip flop (LPFF) och Transmission flip flop (TFF) hade ungefär lika snabba stig- och falltider. Static CMOS flip flop (SCFF) hade den överlägset längsta stigtiden men hade lägre maximal fördröjning än både DFF 24

32 och TFF. LPFF var den vippa som hade minst fördröjning medan StrongARM var sämst med cirka dubbelt så lång maximal fördröjning. Typ VDD DFF Low power SCFF StrongARM TFF Effekt- 1.8V 39,5 32,7 43,2 31,8 47,8 förbrukning 1.5V 27,2 23,2 27,1 20,7 32,8 (uw) 1V 12,0 9,0 12,2 8,9 14,2 Tabell 4.3.7b: Effektförbrukningen för D-vipporna. Effektförbrukningen, se tabell 4.3.7b, för vipporna räknades ut genom att mäta den genomsnitliga strömmen som tillfördes kretsen vid simuleringen och multiplicera den med VDD. StrongARM och LPFF var de vippor som var effektsnålast. Vid VDD = 1.8 V var effektförbrukningen 33 % lägre för StrongARM än för TFF. LPFF var snabbast och en av de effektsnålaste. Vippan konsumerade vid VDD 1.5 V drygt 70 % av den effekt som krävdes vid 1.8 V och den maximala fördröjningen ökade med 17 %. När spänningen sänktes till 1 V förbrukade LPFF endast 27 % av effekten vid 1.8 V. Den maximala fördröjningen ökade däremot med 108 % vilket beror på att VDD närmar sig V T, se ekvation 3.1b. Ur tabell 4.3.7b utläses att effektförbrukningen för vipporna förändras enligt ekvation 3.1a när matningsspänningen ändras. 25

33 26

34 5. Problem vid skapandet av layout Vid skapandet av layouten uppkom flera problem. I samtliga cellscheman hade transistorer av modell phsmos4 och nhsmos4 (high speed transistorer) använts. Layoutprogrammet kände inte igen dessa transistorer som därför fick bytas ut till pmos4 och nmos4. Detsamma gällde för terminalerna som alla var av typen INPUT/OUTPUT. INPUT /OUTPUT-terminalerna ersattes av INPUTterminaler för insignalerna, OUTPUT-terminaler för utsignalerna och för VDD och GND namngavs ledningarna. När några layouter var skapade visade det sig att mer avancerade celler, som D- vippor och heladderare, hade korsade ledningar. Layoutprogrammet hade problem med transmissionsgrindar. Kontakt togs med skaparna till programmet och problemet löstes delvis. D-vippornas layout fungerade nu men för alla utom en heladderare kvarstod problemet. Försök att för hand gå in och ändra i några layouter misslyckades. I en heladderare saknades flera ledningar i layouten. I samtliga layouter överlappade det p-dopade lagret, pplus, substratkontakten för pmostransistorerna och det n-dopade lagret, nplus, substratkontakten för nmostransistorerna. Genom att för hand ändra höjden på respektive lager löstes problemet. Ledningar av samma lager hade dragits för nära varandra i många av layouterna. Detta löstes också genom handpåläggning. 27

35 28

36 6. Referenser [1] Internet: [2] Heinbuch, Dennis V.: CMOS3 Cell Library, Addison-Weslsy Publishing Company, 1988 ISBN [3] Internet: Uming, Ko och Poras, T. Balsara: High Performance, Energy Efficient Master- Slave Flip-Flop Circuits, 1995 [4] Internet: Vesterbacka, Mark: A static CMOS master-slave flip-flop experiment, 2000 [5] Internet: Shang, Xue och Oelmann, B.: Comparative study of low-voltage performance of standard-cell flip-flops, 2001 [6] Vesterbacka, Mark: Digitala Kretsar, projektkurs 1999 [7] Internet: I-Chyn, Wey: Chun-Hua, Huang: Hwang-Cherng, Chow: A new low-voltage CMOS 1-bit full adder for high performance applications, 2002 [8] Internet: Ekebrand, Terese och Funke, Nils: A parametrizable standard cell generator,

37 30

38 Appendix: Cellayouter NAND NOR 31

39 XOR 32

40 XNOR 33

41 INV Transmissionsgrind 34

42 Non inverting buffer 35

43 MUX 36

44 Full adder 18-transistor full adder 37

45 Transmisson full adder 38

46 Conventional full adder New 18-transistor full adder 39

47 D flip flop 40

48 Low-Power flip flop 41

49 Static CMOS flip flop 42

50 StrongARM flip flop 43

51 Transmission flip flop 44

52 På svenska Detta dokument hålls tillgängligt på Internet eller dess framtida ersättare under en längre tid från publiceringsdatum under förutsättning att inga extraordinära omständigheter uppstår. Tillgång till dokumentet innebär tillstånd för var och en att läsa, ladda ner, skriva ut enstaka kopior för enskilt bruk och att använda det oförändrat för ickekommersiell forskning och för undervisning. Överföring av upphovsrätten vid en senare tidpunkt kan inte upphäva detta tillstånd. All annan användning av dokumentet kräver upphovsmannens medgivande. För att garantera äktheten, säkerheten och tillgängligheten finns det lösningar av teknisk och administrativ art. Upphovsmannens ideella rätt innefattar rätt att bli nämnd som upphovsman i den omfattning som god sed kräver vid användning av dokumentet på ovan beskrivna sätt samt skydd mot att dokumentet ändras eller presenteras i sådan form eller i sådant sammanhang som är kränkande för upphovsmannens litterära eller konstnärliga anseende eller egenart. För ytterligare information om Linköping University Electronic Press se förlagets hemsida In English The publishers will keep this document online on the Internet - or its possible replacement - for a considerable time from the date of publication barring exceptional circumstances. The online availability of the document implies a permanent permission for anyone to read, to download, to print out single copies for your own use and to use it unchanged for any non-commercial research and educational purpose. Subsequent transfers of copyright cannot revoke this permission. All other uses of the document are conditional on the consent of the copyright owner. The publisher has taken technical and administrative measures to assure authenticity, security and accessibility. According to intellectual property law the author has the right to be mentioned when his/her work is accessed as described above and to be protected against infringement. For additional information about the Linköping University Electronic Press and its procedures for publication and for assurance of document integrity, please refer to its WWW home page: Oscar Rasmusson

Automatiserad panoramasekvensdetektering på Narratives platform

Automatiserad panoramasekvensdetektering på Narratives platform LiU-ITN-TEK-A--14/018--SE Automatiserad panoramasekvensdetektering på Narratives platform Alexander Johansson 2014-06-11 Department of Science and Technology Linköping University SE-601 74 Norrköping,

Läs mer

Automatization of test rig for microwave ovens

Automatization of test rig for microwave ovens LiU-ITN-TEK-A--13/026--SE Automatization of test rig for microwave ovens Jesper Cronborn 2013-06-10 Department of Science and Technology Linköping University SE-601 74 Norrköping, Sweden Institutionen

Läs mer

Master Thesis. Study on a second-order bandpass Σ -modulator for flexible AD-conversion Hanna Svensson. LiTH - ISY - EX -- 08/4064 -- SE

Master Thesis. Study on a second-order bandpass Σ -modulator for flexible AD-conversion Hanna Svensson. LiTH - ISY - EX -- 08/4064 -- SE Master Thesis Study on a second-order bandpass Σ -modulator for flexible AD-conversion Hanna Svensson LiTH - ISY - EX -- 08/4064 -- SE Study on a second-order bandpass Σ -modulator for flexible AD-conversion

Läs mer

ChiliChallenge. Utveckling av en användbar webbapplika on. ChiliChallenge Development of a web applica on with good usability

ChiliChallenge. Utveckling av en användbar webbapplika on. ChiliChallenge Development of a web applica on with good usability ChiliChallenge Utveckling av en användbar webbapplika on ChiliChallenge Development of a web applica on with good usability Grupp 4: Carolina Broberg, Oscar Ek, Linus Gålén, Anders Kratz, Andreas Niki

Läs mer

Institutionen för datavetenskap Department of Computer and Information Science

Institutionen för datavetenskap Department of Computer and Information Science Institutionen för datavetenskap Department of Computer and Information Science Examensarbete Utveckling av en webbaserad donationstjänst för företag som involverar medarbetarna i processen. av Martina

Läs mer

Utveckling av webbsida för lokala prisjämförelser med användbarhetsmetoder

Utveckling av webbsida för lokala prisjämförelser med användbarhetsmetoder C-uppsats LITH-ITN-EX--05/032--SE Utveckling av webbsida för lokala prisjämförelser med användbarhetsmetoder Jon Hällholm 2005-10-27 Department of Science and Technology Linköpings Universitet SE-601 74

Läs mer

Ritning av industribyggnad med dokumentation av elcentraler

Ritning av industribyggnad med dokumentation av elcentraler LiU-ITN-TEK-G--12/038--SE Ritning av industribyggnad med dokumentation av elcentraler Sebastian Johansson Daniel Nyberg 2012-06-12 Department of Science and Technology Linköping University SE-601 74 Norrköping,

Läs mer

Dokumentation av elritningar i en byggnad

Dokumentation av elritningar i en byggnad LiU-ITN-TEK-G--12/068--SE Dokumentation av elritningar i en byggnad Precious Kam'boma Ceasar Ramzi 2012-12-17 Department of Science and Technology Linköping University SE-601 74 Norrköping, Sweden Institutionen

Läs mer

Laddningsomkopplare för två batterier

Laddningsomkopplare för två batterier LiU-ITN-TEK-G--10/054--SE Laddningsomkopplare för två batterier Findus Lagerbäck 2010-06-04 Department of Science and Technology Linköping University SE-601 74 Norrköping, Sweden Institutionen för teknik

Läs mer

Dokumentation av elinstallationer i en byggnad

Dokumentation av elinstallationer i en byggnad LiU-ITN-TEK-G--11/066--SE Dokumentation av elinstallationer i en byggnad Albert Binakaj Armin Smajic 2011-08-25 Department of Science and Technology Linköping University SE-601 74 Norrköping, Sweden Institutionen

Läs mer

!"# " $"% & ' ( )* + 2' ( 3 -+ -.4

!#  $% & ' ( )* + 2' ( 3 -+ -.4 !"# " $"% !"# " $"% & ' ( )* +-+./0+12 + 2' ( 3 -+ -.4 Avdelning Institution Division Department Datum Date 2005-03-21 Institutionen för datavetenskap 581 83 LINKÖPING Språk Language Svenska/Swedish

Läs mer

Strategiska överväganden vid tillbyggnation - Ekonomiska och hållfasthetsmässiga konsekvenser utifrån snölastreglering

Strategiska överväganden vid tillbyggnation - Ekonomiska och hållfasthetsmässiga konsekvenser utifrån snölastreglering LIU-ITN-TEK-G-13/021-SE Strategiska överväganden vid tillbyggnation - Ekonomiska och hållfasthetsmässiga konsekvenser utifrån snölastreglering Max Jigander 2013-06-05 Department of Science and Technology

Läs mer

Det här är inte en porslinssvan - Ett grafiskt kampanjkoncept för second hand-butiker med välgörenhetssyfte

Det här är inte en porslinssvan - Ett grafiskt kampanjkoncept för second hand-butiker med välgörenhetssyfte LiU-ITN-TEK-G--16/055--SE Det här är inte en porslinssvan - Ett grafiskt kampanjkoncept för second hand-butiker med välgörenhetssyfte Veronica S Eksmo Karin Götestrand 2016-06-10 Department of Science

Läs mer

Inkoppling av manöverdon för servicekörning av kran 481

Inkoppling av manöverdon för servicekörning av kran 481 LiU-ITN-TEK-G--11/073--SE Inkoppling av manöverdon för servicekörning av kran 481 Simon Johansson Christian Winberg 2011-08-25 Department of Science and Technology Linköping University SE-601 74 Norrköping,

Läs mer

Transistorn en omkopplare utan rörliga delar

Transistorn en omkopplare utan rörliga delar Transistorn en omkopplare utan rörliga delar Gate Source Drain Principskiss för SiGe transistor (KTH) Varför CMOS? CMOS-Transistorer är enkla att tillverka CMOS-Transistorer är gjorda av vanlig sand =>

Läs mer

Arbetsprov för nyanställda inom el- och automationsteknik

Arbetsprov för nyanställda inom el- och automationsteknik LiU-ITN-TEK-G--13/003-SE Arbetsprov för nyanställda inom el- och automationsteknik Danial Qamar Patrik Rosenkrantz 2013-03-11 Department of Science and Technology Linköping University SE-601 74 Norrköping,

Läs mer

F1: Introduktion Digitalkonstruktion II, 4p. Digital IC konstruktion. Integrerad krets. System. Algorithm - Architecture. Arithmetic X 2.

F1: Introduktion Digitalkonstruktion II, 4p. Digital IC konstruktion. Integrerad krets. System. Algorithm - Architecture. Arithmetic X 2. 1 X2 IN Vdd OUT GND Översikt: F1: Introduktion Digitalkonstruktion II, 4p - Föreläsare: Bengt Oelmann - Kurslitteratur: "Principles of CMOS VLSI Design - A systems Perspective" - Föreläsningar: 16 - Räkneövningar:

Läs mer

F5 Introduktion till digitalteknik

F5 Introduktion till digitalteknik Exklusiv eller XOR F5 Introduktion till digitalteknik EDAA05 Roger Henriksson Jonas Wisbrant På övning 2 stötte ni på uttrycket x = (a b) ( a b) som kan utläsas antingen a eller b, men inte både a och

Läs mer

Analys av anslutningsresor till Arlanda

Analys av anslutningsresor till Arlanda LiU-ITN-TEK-A--11/058--SE Analys av anslutningsresor till Arlanda Sara Johansson 2011-09-16 Department of Science and Technology Linköping University SE-601 74 Norrköping, Sweden Institutionen för teknik

Läs mer

Konstruktion och undersökning av effektsnåla slumptalsgeneratorer

Konstruktion och undersökning av effektsnåla slumptalsgeneratorer Konstruktion och undersökning av effektsnåla slumptalsgeneratorer Examensarbete utfört i elektroniksystem av Ulf Källenäs LiTH-ISY-EX-ET-0250-2002 Linköping 2002 Konstruktion och undersökning av effektsnåla

Läs mer

Självkalibrering av varvtalsregulator

Självkalibrering av varvtalsregulator LiU-ITN-TEK-A--13/057--SE Självkalibrering av varvtalsregulator Rickard Dahm 2013-10-28 Department of Science and Technology Linköping University SE-601 74 Norrköping, Sweden Institutionen för teknik och

Läs mer

Laboration D151. Kombinatoriska kretsar, HCMOS. Namn: Datum: Epostadr: Kurs:

Laboration D151. Kombinatoriska kretsar, HCMOS. Namn: Datum: Epostadr: Kurs: UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Christer Ardlin/Lars Wållberg/ Håkan Joëlson 2000-01-28 v 2.3 ELEKTRONIK Digitalteknik Laboration D151 Kombinatoriska kretsar, HCMOS Namn:

Läs mer

Uppdatera produktkalkyler och verifiera elektriska komponenter i styrskåp till luftavfuktare

Uppdatera produktkalkyler och verifiera elektriska komponenter i styrskåp till luftavfuktare LiU-ITN-TEK-G--11/047--SE Uppdatera produktkalkyler och verifiera elektriska komponenter i styrskåp till luftavfuktare Johan Brorson Jessica Gatenberg 2011-06-09 Department of Science and Technology Linköping

Läs mer

3D visualisering av Silverdal

3D visualisering av Silverdal LiU-ITN-TEK-G--09/034--SE 3D visualisering av Silverdal Jenny Stål 2009-06-10 Department of Science and Technology Linköping University SE-601 74 Norrköping, Sweden Institutionen för teknik och naturvetenskap

Läs mer

Riktlinjer för kontrollutrustning

Riktlinjer för kontrollutrustning LiU-ITN-TEK-G--13/004-SE Riktlinjer för kontrollutrustning Menhel Aghel Dawood Dragan Obradovic 2013-03-11 Department of Science and Technology Linköping University SE-601 74 Norrköping, Sweden Institutionen

Läs mer

Grindar och transistorer

Grindar och transistorer Föreläsningsanteckningar Föreläsning 17 - Digitalteknik I boken: nns ej med Grindar och transistorer Vi ska kort beskriva lite om hur vi kan bygga upp olika typer av grindar med hjälp av transistorer.

Läs mer

Laboration 6. A/D- och D/A-omvandling. Lunds universitet / Fakultet / Institution / Enhet / Dokument / Datum

Laboration 6. A/D- och D/A-omvandling. Lunds universitet / Fakultet / Institution / Enhet / Dokument / Datum Laboration 6 A/D- och D/A-omvandling A/D-omvandlare Digitala Utgång V fs 3R/2 Analog Sample R R D E C O D E R P/S Skiftregister R/2 2 N-1 Komparatorer Digital elektronik Halvledare, Logiska grindar Digital

Läs mer

Arbete med behörighetsadministration och åtkomstkontroll i större företag

Arbete med behörighetsadministration och åtkomstkontroll i större företag Arbete med behörighetsadministration och åtkomstkontroll i större företag Kandidatuppsats, 10 poäng, skriven av Mikael Hansson och Oscar Lindberg 2005-07-04 ISRN LIU-IDA-C--05/11--SE Arbete med behörighetsadministration

Läs mer

Tentamen i Digital Design

Tentamen i Digital Design Kungliga Tekniska Högskolan Tentamen i Digital Design Kursnummer : Kursansvarig: 2B56 :e fo ingenjör Lars Hellberg tel 79 7795 Datum: 27-5-25 Tid: Kl 4. - 9. Tentamen rättad 27-6-5 Klagotiden utgår: 27-6-29

Läs mer

Ett minneselements egenskaper. F10: Minneselement. Latch. SR-latch. Innehåll:

Ett minneselements egenskaper. F10: Minneselement. Latch. SR-latch. Innehåll: F: Minneselement Innehåll: - Latchar - Flip-Flops - egister - Läs- och skrivminne (andom-access Memory AM) - Läsminne (ead Only Memory OM) Ett minneselements egenskaper Generellt sett så kan följande operationer

Läs mer

F5 Introduktion till digitalteknik

F5 Introduktion till digitalteknik George Boole och paraplyet F5 Introduktion till digitalteknik EDAA05 Roger Henriksson Jonas Wisbrant p = b! (s " r) George Boole (1815-1864) Professor i Matematik, Queens College, Cork, Irland 2 Exklusiv

Läs mer

Layoutgenerator för serie/parallell-omvandlare

Layoutgenerator för serie/parallell-omvandlare Layoutgenerator för serie/parallell-omvandlare Examensarbete utfört i Elektroniksystem vid Linköpings Tekniska Högskola av Per Mårtensson LiTH-ISY-EX-ET-0267-2003 Linköping 2003 Layoutgenerator för serie/parallell-omvandlare

Läs mer

IE1205 Digital Design: F3 : CMOS-kretsen, Implementeringsteknologier. Fredrik Jonsson KTH/ICT/ES

IE1205 Digital Design: F3 : CMOS-kretsen, Implementeringsteknologier. Fredrik Jonsson KTH/ICT/ES IE1205 Digital Design: F3 : CMOS-kretsen, Implementeringsteknologier Fredrik Jonsson KTH/ICT/ES fjon@kth.se Transistorn en omkopplare utan rörliga delar Gate Source Drain Principskiss för SiGe ( KTH )

Läs mer

Digital Design IE1204

Digital Design IE1204 Digital Design IE24 F3 CMOS-kretsen, Implementeringsteknologier william@kth.se IE24 Digital Design F F3 F2 F4 Ö Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK LAB Kombinatoriska

Läs mer

Digitalteknik EIT020. Lecture 15: Design av digitala kretsar

Digitalteknik EIT020. Lecture 15: Design av digitala kretsar Digitalteknik EIT020 Lecture 15: Design av digitala kretsar November 3, 2014 Digitalteknikens kopplingar mot andra områden Mjukvara Hårdvara Datorteknik Kretskonstruktion Digitalteknik Elektronik Figure:,

Läs mer

Digital IC konstruktion

Digital IC konstruktion Digital IC konstruktion Viktor Öwall Transistorn: en förstärkare Power Supply Korrekt? gate drain source En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal. Ground

Läs mer

Kliniskt datainsamlingssystem med beslutsstöd - Användarutredning och gränssnitt för Sahlgrenskas akutintag

Kliniskt datainsamlingssystem med beslutsstöd - Användarutredning och gränssnitt för Sahlgrenskas akutintag Examensarbete LITH-ITN-MT-EX--05/043--SE Kliniskt datainsamlingssystem med beslutsstöd - Användarutredning och gränssnitt för Sahlgrenskas akutintag Lina Larsson 2005-05-27 Department of Science and Technology

Läs mer

Tentamen i IE1204/5 Digital Design onsdagen den 5/

Tentamen i IE1204/5 Digital Design onsdagen den 5/ Tentamen i IE1204/5 Digital Design onsdagen den 5/6 2013 9.00-13.00 Tentamensfrågor med lösningsförslag Allmän information Examinator: Ingo Sander. Ansvarig lärare: William Sandqvist, tel 08-790 4487 (Kista

Läs mer

Tentamen. TSEA22 Digitalteknik 5 juni, 2015, kl

Tentamen. TSEA22 Digitalteknik 5 juni, 2015, kl Tentamen TSEA22 Digitalteknik 5 juni, 2015, kl. 08.00-12.00 Tillåtna hjälpmedel: Inga. Ansvarig lärare: Mattias Krysander Visning av skrivningen sker mellan 10.00-10.30 den 22 juni på Datorteknik. Totalt

Läs mer

Tentamen i IE1204/5 Digital Design onsdagen den 5/

Tentamen i IE1204/5 Digital Design onsdagen den 5/ Tentamen i IE1204/5 Digital Design onsdagen den 5/6 2013 9.00-13.00 Allmän information Exaator: Ingo Sander. Ansvarig lärare: William Sandqvist, tel 08-790 4487 (Kista IE1204) Tentamensuppgifterna behöver

Läs mer

Tenta i Digitalteknik

Tenta i Digitalteknik Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2010-08-27 Skrivtid 9.00-14.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna

Läs mer

Digital Design IE1204

Digital Design IE1204 Digital Design IE1204 F3 CMOS-kretsen, Implementeringsteknologier william@kth.se IE1204 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska

Läs mer

Digital IC konstruktion

Digital IC konstruktion Digital IC konstruktion Viktor Öwall Transistorn: en förstärkare Power Supply Korrekt? gate drain source En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal. Ground

Läs mer

Kombinationskretsar. Föreläsning 4 Digitalteknik Mattias Krysander Institutionen för systemteknik

Kombinationskretsar. Föreläsning 4 Digitalteknik Mattias Krysander Institutionen för systemteknik Kombinationskretsar Föreläsning 4 Digitalteknik Mattias Krysander Institutionen för systemteknik Dagens föreläsning Laboration 1 Adderare Konstruktion med minne 3 Laborationsinformation TSEA51/52: Deadline

Läs mer

Digital elektronik CL0090

Digital elektronik CL0090 Digital elektronik CL9 Föreläsning 3 27--29 8.5 2. My Talsystem Binära tal har basen 2 Exempel Det decimala talet 9 motsvarar 2 Den första ettan är MSB, Most Significant Bit, den andra ettan är LSB Least

Läs mer

IE1205 Digital Design: F9: Synkrona tillståndsautomater

IE1205 Digital Design: F9: Synkrona tillståndsautomater IE25 Digital Design: F9: Synkrona tillståndsautomater Moore och Mealy automater F8 introducerade vippor och vi konstruerade räknare, skift-register etc. F9-F skall vi titta på hur generella tillståndsmaskiner

Läs mer

VHDL 1. Programmerbara kretsar

VHDL 1. Programmerbara kretsar VHDL 1 Programmerbara kretsar CPLD FPGA VHDL Kombinatorik with-select-when when-else Sekvensnät process case if-then-else Programmerbara kretsar PLD = programmable logic device CPLD = complex PLD, i princip

Läs mer

IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare

IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare IE1205 Digital Design: F8: Minneselement: Latchar och Vippor. Räknare Sekvensiella System a(t) f(a(t)) Ett sekvensiellt system har ett inbyggt minne - utsignalen beror därför BÅDE av insignalens NUVARANDE

Läs mer

Digital elektronik CL0090

Digital elektronik CL0090 Digital elektronik CL0090 Föreläsning 2 2007-0-25 08.5 2.00 Naos De logiska unktionerna implementeras i grindar. Här visas de vanligaste. Svenska IEC standard SS IEC 87-2 Amerikanska ANSI/IEEE Std.9.984

Läs mer

Styrteknik: Grundläggande logiska funktioner D2:1

Styrteknik: Grundläggande logiska funktioner D2:1 Styrteknik: Grundläggande logiska funktioner D2:1 Digitala kursmoment D1 Boolesk algebra D2 Grundläggande logiska funktioner D3 Binära tal, talsystem och koder Styrteknik: Grundläggande logiska funktioner

Läs mer

Digital- och datorteknik

Digital- och datorteknik Digital- och datorteknik Föreläsning #9 Biträdande professor Jan Jonsson Institutionen för data- och informationsteknik Chalmers tekniska högskola ekvensnät Vad kännetecknar ett sekvensnät? I ett sekvensnät

Läs mer

Digital- och datorteknik, , Per Larsson-Edefors Sida 1

Digital- och datorteknik, , Per Larsson-Edefors Sida 1 Digitala it elektroniksystem t Professor Per Larsson-Edefors perla@chalmers.se Digital- och datorteknik, 101122, Per Larsson-Edefors Sida 1 Introduktion Konstruktionsalternativ Kretskort med diskreta standardkomponenter.

Läs mer

Sekvensnät i VHDL del 2

Sekvensnät i VHDL del 2 Laboration 6 i digitala system ht-16 Sekvensnät i VHDL del 2 Realisering av Mealy och Moore i VHDL............................. Namn............................. Godkänd (datum/sign.) 2 Laborationens syfte

Läs mer

Tentamen i Digitalteknik, EITF65

Tentamen i Digitalteknik, EITF65 Elektro- och informationsteknik Tentamen i Digitalteknik, EITF65 3 januari 2018, kl. 14-19 Skriv anonymkod och identifierare, eller personnummer, på alla papper. Börja en ny uppgift på ett nytt papper.

Läs mer

Laborationshandledning

Laborationshandledning Laborationshandledning Utbildning: ED Ämne: TNE094 Digitalteknik och konstruktion Laborationens nummer och titel: Nr 5 Del A: Schmittrigger Del B: Analys av sekvensnät Laborant: E-mail: Medlaboranters

Läs mer

Tenta i Digitalteknik

Tenta i Digitalteknik Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2011-08-26 Skrivtid 9.00-14.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna hjälpmedel

Läs mer

Sekvensnät. William Sandqvist

Sekvensnät. William Sandqvist Sekvensnät Om en och samma insignal kan ge upphov till olika utsignal, är logiknätet ett sekvensnät. Det måste då ha ett inre minne som gör att utsignalen påverkas av både nuvarande och föregående insignaler!

Läs mer

Elsäkerhetsanalys samt dokumentation av elinstallationer

Elsäkerhetsanalys samt dokumentation av elinstallationer LiU-ITN-TEK-G--13/059--SE Elsäkerhetsanalys samt dokumentation av elinstallationer Emanuel Kopkin 2013-06-20 Department of Science and Technology Linköping University SE-601 74 Norrköping, Sweden Institutionen

Läs mer

DIGITALTEKNIK I. Laboration DE2. Sekvensnät och sekvenskretsar

DIGITALTEKNIK I. Laboration DE2. Sekvensnät och sekvenskretsar UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Håkan Joëlson, John Berge 203 DIGITALTEKNIK I Laboration DE2 Sekvensnät och sekvenskretsar Namn... Personnummer... Epost-adress... Datum för

Läs mer

Nätverksutbildning för bibliotekarier samt museioch arkivpersonal

Nätverksutbildning för bibliotekarier samt museioch arkivpersonal Linköping Electronic Articles in Computer and Information Science Vol. 2(1997): Nr 10 Nätverksutbildning för bibliotekarier samt museioch arkivpersonal Katri Wikström Tampere universitet Tampere, Finland

Läs mer

Omtentamen IE Digital Design Måndag 14/

Omtentamen IE Digital Design Måndag 14/ Omtentamen IE204-5 Digital Design Måndag 4/3 206 4.00-8.00 Allmän information ( TCOMK, Ask for an english version of this exam if needed ) Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist

Läs mer

Tentamen med lösningar i IE1204/5 Digital Design Måndag 27/

Tentamen med lösningar i IE1204/5 Digital Design Måndag 27/ Tentamen med lösningar i IE04/5 Digital Design Måndag 7/0 04 9.00-3.00 Allmän information Examinator: Ingo Sander. Ansvarig lärare: Elena Dubrova /William Sandvist, tel 08-7904487 Tentamensuppgifterna

Läs mer

D0013E Introduktion till Digitalteknik

D0013E Introduktion till Digitalteknik D0013E Introduktion till Digitalteknik Slides : Per Lindgren EISLAB per.lindgren@ltu.se Ursprungliga slides : Ingo Sander KTH/ICT/ES ingo@kth.se Vem är Per Lindgren? Professor Inbyggda System Från Älvsbyn

Läs mer

Digital IC konstruktion

Digital IC konstruktion Digital IC konstruktion Viktor Öwall Transistorn: en förstärkare Power Supply Korrekt? gate drain source En transistor kan användas på många olika sätt, t.ex. för att förstärka en elektrisk signal. Ground

Läs mer

Laboration D181. ELEKTRONIK Digitalteknik. Kombinatoriska kretsar, HCMOS. 2008-01-24 v 2.1

Laboration D181. ELEKTRONIK Digitalteknik. Kombinatoriska kretsar, HCMOS. 2008-01-24 v 2.1 UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Christer Ardlin/Lars Wållberg/ Dan Weinehall/Håkan Joëlson 2008-01-24 v 2.1 ELEKTRONIK Digitalteknik Laboration D181 Kombinatoriska kretsar,

Läs mer

Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D

Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D Lars-Erik Cederlöf Per Liljas Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D1 2001-05-28 Tentamen omfattar 40 poäng, 2 poäng för varje uppgift. 20 poäng ger godkänd tentamen. Tillåtet

Läs mer

DIGITALTEKNIK I. Laboration DE1. Kombinatoriska nät och kretsar

DIGITALTEKNIK I. Laboration DE1. Kombinatoriska nät och kretsar UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Björne Lindberg/Håkan Joëlson John Berge 2013 DIGITALTEKNIK I Laboration DE1 Kombinatoriska nät och kretsar Namn... Personnummer... Epost-adress...

Läs mer

Hambley avsnitt 12.7 (7.3 för den som vill läsa lite mer om grindar) sann 1 falsk 0

Hambley avsnitt 12.7 (7.3 för den som vill läsa lite mer om grindar) sann 1 falsk 0 1 Föreläsning 2 ht2 Hambley avsnitt 12.7 (7.3 för den som vill läsa lite mer om grindar) Lite om logiska operationer Logiska variabler är storheter som kan anta två värden; sann 1 falsk 0 De logiska variabler

Läs mer

Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D

Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D Lars-Erik ederlöf Per Liljas Tentamen i Grundläggande ellära och digitalteknik ET 03 för D 200-08-20 Tentamen omfattar 40 poäng, 2 poäng för varje uppgift. 20 poäng ger godkänd tentamen. Tillåtet hjälpmedel

Läs mer

T1-modulen Lektionerna 10-12. Radioamatörkurs OH6AG - 2011 OH6AG. Bearbetning och översättning: Thomas Anderssén, OH6NT Heikki Lahtivirta, OH2LH

T1-modulen Lektionerna 10-12. Radioamatörkurs OH6AG - 2011 OH6AG. Bearbetning och översättning: Thomas Anderssén, OH6NT Heikki Lahtivirta, OH2LH T1-modulen Lektionerna 10-12 Radioamatörkurs OH6AG - 2011 Bearbetning och översättning: Thomas Anderssén, OH6NT Original: Heikki Lahtivirta, OH2LH 1 Logikkretsar Logikkretsarna är digitala mikrokretsar.

Läs mer

IE1204/IE1205 Digital Design

IE1204/IE1205 Digital Design TENTAMEN IE1204/IE1205 Digital Design 2012-12-13, 09.00-13.00 Inga hjälpmedel är tillåtna! Hjälpmedel Tentamen består av tre delar med sammanlagd tolv uppgifter, och totalt 30 poäng. Del A1 (Analys) innehåller

Läs mer

Laborationshandledning

Laborationshandledning Laborationshandledning Utbildning: ED Ämne: TNGE11 Digitalteknik Laborationens nummer och titel: Nr 5 Del A: Schmittrigger Del B: Analys av sekvensnät Laborant: E-mail: Medlaboranters namn: Handledarens

Läs mer

Digital- och datorteknik

Digital- och datorteknik Digital- och datorteknik Föreläsning #8 Biträdande professor Jan Jonsson Institutionen för data- och informationsteknik Chalmers tekniska högskola Aritmetik i digitala system Grindnät för addition: Vi

Läs mer

DESIGN AV SEKVENTIELL LOGIK

DESIGN AV SEKVENTIELL LOGIK DESIGN AV SEKVENTIELL LOGIK Innehåll Timing i synkrona nätverk Synkrona processer i VHDL VHDL-kod som introducerar vippor (flip-flops) och latchar Initiering av register Mealy- och Moore-maskiner i VHDL

Läs mer

TSIU05 Digitalteknik. LAB1 Kombinatorik LAB2 Sekvensnät LAB3 System

TSIU05 Digitalteknik. LAB1 Kombinatorik LAB2 Sekvensnät LAB3 System 1 TSIU05 Digitalteknik LAB1 Kombinatorik LAB2 Sekvensnät LAB3 System Sammanställning september 2013 Läs detta först Läs igenom hela laborationen så du vet vad du skall göra på laborationspasset. Hela

Läs mer

LAYOUT-GENERATOR FÖR SIFFER- SERIELL TVÅPORTSADAPTOR

LAYOUT-GENERATOR FÖR SIFFER- SERIELL TVÅPORTSADAPTOR LAYOUT-GENERATOR FÖR SIFFER- SERIELL TVÅPORTSAAPTOR Examensarbete utfört i Elektroniksystem vid Linköpings Tekniska Högskola av Tobias Almquist LiTH-ISY-EX-ET-0242-2002 Linköping 2002 LAYOUT-GENERATOR

Läs mer

Lösningförslag till Exempel på tentamensfrågor Digitalteknik I.

Lösningförslag till Exempel på tentamensfrågor Digitalteknik I. Lösningförslag till Exempel på tentamensfrågor Digitalteknik I.. Uttryckt i decimal form: A=28+32+8 + 2 =70 B=59 C=7 A+B+C=246 2. Jag låter A' betyda "icke A" A'B'C'D'+ABC'D'+A'BCD'+AB'CD'=D'(A'(B'C'+BC)+A(BC'+B'C))=

Läs mer

DIGITALTEKNIK. Laboration D173. Grundläggande digital logik

DIGITALTEKNIK. Laboration D173. Grundläggande digital logik UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Håkan Joëlson 2007-11-19 v 1.1 DIGITALTEKNIK Laboration D173 Grundläggande digital logik Innehåll Mål. Material.... Uppgift 1...Sanningstabell

Läs mer

IE1204 Digital Design

IE1204 Digital Design IE1204 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska kretsar F7 F8 Ö4 F9 Ö5 Multiplexor KK2 LAB2 Låskretsar, vippor, FSM

Läs mer

Informationssäkerhetsmedvetenhet

Informationssäkerhetsmedvetenhet Informationssäkerhetsmedvetenhet En kvalitativ studie på Skatteverket i Linköping Kandidatuppsats, 10 poäng, skriven av Per Jutehag Torbjörn Nilsson 2007-02-05 LIU-IEI-FIL-G--07/0022--SE Informationssäkerhetsmedvetenhet

Läs mer

Sekvensnät vippor, register och bussar

Sekvensnät vippor, register och bussar ekvensnät vippor, register och bussar agens föreläsning: Lärobok kap.5 Arbetsbok kap 8,9,10 Ur innehållet: Hur fungerar en -latch? Hur konstrueras JK-, - och T-vippor? er och excitationstabeller egister

Läs mer

Digitalteknik F9. Automater Minneselement. Digitalteknik F9 bild 1

Digitalteknik F9. Automater Minneselement. Digitalteknik F9 bild 1 Digitalteknik F9 Automater Minneselement Digitalteknik F9 bild Automater Från F minns vi följande om en automat (sekvenskrets): Utsignalerna beror av insignal och gammalt tillstånd: Insignaler Utsignaler

Läs mer

Försättsblad till skriftlig tentamen vid Linköpings universitet

Försättsblad till skriftlig tentamen vid Linköpings universitet Försättsblad till skriftlig tentamen vid Linköpings universitet Datum för tentamen 08-03-3 Sal (5) Tid 8- Kurskod TSEA Provkod TEN Kursnamn/benämning Provnamn/benämning Institution Antal uppgifter som

Läs mer

D2 och E3. EDA321 Digitalteknik-syntes. Fredag den 13 januari 2012, fm i M-salarna

D2 och E3. EDA321 Digitalteknik-syntes. Fredag den 13 januari 2012, fm i M-salarna EDA321 Digitalteknik-syntes D2 och E3 GU DIT795 Tentamen (EDA321-0205) Fredag den 13 januari 2012, fm i M-salarna Examinator Arne Linde, tel. 772 1683 Tillåtna hjälpmedel Inga hjälpmedel tillåtna. Detta

Läs mer

Tentamen med lösningar för IE1204/5 Digital Design Torsdag 15/

Tentamen med lösningar för IE1204/5 Digital Design Torsdag 15/ Tentamen med lösningar för IE4/5 Digital Design Torsdag 5/ 5 9.-. Allmän information Eaminator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist, tel 8-79 44 87. KTH Valhallavägen, Fredrik Jonsson,

Läs mer

Digital elektronik CL0090

Digital elektronik CL0090 Digital elektronik CL9 Föreläsning 5 27-2-2 8.5 2. Naxos Demonstration av uartus programvara. Genomgång av uartus flödesschema. Detta dokument finns på kurshemsidan. http://www.idt.mdh.se/kurser/cl9/ VHDL-kod

Läs mer

EDUCATE - ett europeiskt hypertextbaserat utbildningspaket

EDUCATE - ett europeiskt hypertextbaserat utbildningspaket Linköping Electronic Articles in Computer and Information Science Vol. 2(1997): Nr 10 EDUCATE - ett europeiskt hypertextbaserat utbildningspaket Nancy Fjällbrant Gunilla Thomasson Chalmers tekniska högskolans

Läs mer

DIGITALTEKNIK. Laboration D172

DIGITALTEKNIK. Laboration D172 UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Håkan Joëlson 2006-02-24 v 1.2 DIGITALTEKNIK Laboration D172 Programmerbar logik (PLD) Programmeringsspråket VHDL Kombinatoriska funktioner

Läs mer

DIGITALTEKNIK. Laboration D161. Kombinatoriska kretsar och nät

DIGITALTEKNIK. Laboration D161. Kombinatoriska kretsar och nät UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik jörne Lindberg/Håkan Joëlson 2003-09-15 v 2.2 DIGITALTEKNIK Laboration D161 Kombinatoriska kretsar och nät Innehåll Uppgift 1...Grundläggande

Läs mer

Programmerbar logik (PLD) Programmeringsspråket VHDL Kombinatoriska funktioner i VHDL för PLD Sekvensfunktioner i VHDL för PLD

Programmerbar logik (PLD) Programmeringsspråket VHDL Kombinatoriska funktioner i VHDL för PLD Sekvensfunktioner i VHDL för PLD UMEÅ UNIVERSITET Tillämpad fysik och elektronik Digitalteknik Håkan Joëlson 2003-09-15 v 2.1 DIGITALTEKNIK Laboration D163 Programmerbar logik (PLD) Programmeringsspråket VHDL Kombinatoriska funktioner

Läs mer

Digitalteknik 7.5 hp distans: 5.1 Generella sekvenskretsar 5.1.1

Digitalteknik 7.5 hp distans: 5.1 Generella sekvenskretsar 5.1.1 Digitalteknik 7.5 hp distans: 5.1 Generella sekvenskretsar 5.1.1 Från Wikipedia: Sekvensnät Ett sekvensnäts utgångsvärde beror inte bara på indata, utan även i vilken ordning datan kommer (dess sekvens).

Läs mer

Laboration i digitalteknik Introduktion till digitalteknik

Laboration i digitalteknik Introduktion till digitalteknik Linköpings universitet Institutionen för systemteknik Laborationer i digitalteknik Datorteknik 6 Laboration i digitalteknik Introduktion till digitalteknik TSEA Digitalteknik D TSEA5 Digitalteknik Y TDDC75

Läs mer

Tentamen i IE1204/5 Digital Design Torsdag 29/

Tentamen i IE1204/5 Digital Design Torsdag 29/ Tentamen i IE1204/5 Digital Design Torsdag 29/10 2015 9.00-13.00 Allmän information ( TCOMK, Ask for an english version of this exam if needed ) Examinator: Ingo Sander. Ansvarig lärare: William Sandqvist

Läs mer

Tenta i Digitalteknik

Tenta i Digitalteknik Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2012-12-17 Skrivtid 9.00-14.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna hjälpmedel

Läs mer

FÖRELÄSNING 8 INTRODUKTION TILL DESIGN AV DIGITALA ELEKTRONIKSYSTEM

FÖRELÄSNING 8 INTRODUKTION TILL DESIGN AV DIGITALA ELEKTRONIKSYSTEM FÖRELÄSNING 8 INTRODUKTION TILL DESIGN AV DIGITALA ELEKTRONIKSYSTEM Innehåll Designflöde Översikt av integrerade kretsar Motivation Hardware Description Language CAD-verktyg 1 DESIGNFLÖDE FÖR DIGITALA

Läs mer

Digital IC konstruktion

Digital IC konstruktion Digital IC konstruktion Viktor Öwall Professor i Elektronikkonstruktion Prefekt EIT Transistorn: en förstärkare Power Supply Korrekt? gate drain source En transistor kan användas på många olika sätt, t.ex.

Läs mer

Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D

Tentamen i Grundläggande ellära och digitalteknik ETA 013 för D Lars-Erik Cederlöf Tentamen i Grundläggande ellära och digitalteknik ETA 03 för D 2000-05-03 Tentamen omfattar 40 poäng, 2 poäng för varje uppgift. 20 poäng ger godkänd tentamen. Tillåtet hjälpmedel är

Läs mer

Introduktion till syntesverktyget Altera Max+PlusII

Introduktion till syntesverktyget Altera Max+PlusII Lunds Universitet LTH Ingenjörshögskolan Ida, IEA Helsingborg Laboration nr 5 i digitala system, ht-12 Introduktion till syntesverktyget Altera Max+PlusII Beskrivning i VHDL och realisering av några enkla

Läs mer

Laboration Kombinatoriska kretsar

Laboration Kombinatoriska kretsar Laboration Kombinatoriska kretsar Digital Design IE1204/5 Observera! För att få laborera måste Du ha: bokat en laborationstid i bokningssystemet (Daisy). löst ditt personliga web-häfte med förkunskapsuppgifter

Läs mer

Tentamen i IE Digital Design Fredag 21/

Tentamen i IE Digital Design Fredag 21/ Tentamen i IE204-5 Digital Design Fredag 2/0 206 09.00-3.00 Allmän information (TCOMK, Ask for an english version of this exam if needed) Examinator: Ingo Sander. Ansvarig lärare: Kista, William Sandqvist

Läs mer