Foto: Rona Proudfoot (some rights reserved) Datorarkitektur 1. Datapath & Control. December
|
|
- Arne Karlsson
- för 7 år sedan
- Visningar:
Transkript
1 Datorarkitektur Datapath & Control December 28 Foto: Rona Proudfoot (some rights reserved)
2 Vi skall nu kolla närmare på hur det går till när en instruktion utförs. Fetch PC = PC+4 Execute Decode
3 Vi börjar med Fetch. MEMORY Address Content xffffffff xfffffffe xfffffffd xfffffffc... Kan inneålla både data och instruktioner (stored program concept). Execute Fetch PC = PC+4 Decode x3 x2 x x
4 I detta fall har jag valt 3 bitars adress 8 adresserbara minnes-celler som innehåller 8 bitar vardera. Vi har tidigare sett hur vi kan konstruera minnes-celler och större minnen med hjälp av grundläggande grindar. Det finns färdiga RAM-moduler i Logisim
5 Anger adress 2 Raising Edge Triggad Dvs för att skriva data måste klockan gå från låg till hög. Klockan == Låg () x97 För att skriva data måste out sättas till.
6 ... och nu skrivs data till minnet. x97 Ändrar Klockan till hög ()...
7 Läser data från adress och får output x9 Värdet på klockan spelar ingen roll vid läsning. För att läsa data måste out sättas till.
8 Prövar med både output (read) och input (write) data.
9 Ändrar till adress
10 ... och nu blir går det galet! Försöker läsa från minnet och write data input samtidigt!!! Dvs, Read Data blir en blandning av Ändrar till (read)... 2 (x7) och 2 (x9)
11 Three State Buffer A B E A (low ) E (low) B High Z When not Enabled (E = ) the three state buffer acts lika a huge resistance, kind of cutting of the wire. (high) (low) High Z (low) (high) (high) (high) (low) (high) When Enabled (E = ) the three state buffer lets the input signal A through. Output B can be in three states, (low), (high) and high resistance (Z).
12 ... Nu går det bra. Three State Buffer Öppnas endast vid skrivning (out == )
13 Om vi vill skriva till address Inversen av out three state buffer Öppnas Nu skrivs data till minnet. Raising edge
14 A RAM with 8 bit address and 32 bit data cells.
15 Kan beskriva inehållet i minnet i en vanlig textfil. Anger innehållet på varje adress som ett hexadecimalt tal. En rad för varje adress. v2. raw
16 En adress Ett ord Men i MIPS är varje adress på 32 bitar......och varje address anger en byte. Ett ord börjar alltid på en adress som är jämnt delbar med fyra.
17 Kan enkelt kolla om en address inte anger ett alignat ord. 2 minst signifikanta bitarna Nästföljande 6 bitar 32 bitars byte-adress. Konverterar 32 bitars byte adress till 8 bitars ord-adress.
18 Nästa instruktion ligger 4 byte l ngre fram. Byte adress 4 konverterat till ord-adress. Maskininstruktion: x bitars byte-adress.
19 PC 4 Add Instruction Memory Read Instruction Address Vi börjar bygga en datapath. 32 bit instruction A datapath is a collection of functional units, such as ALUs or multipliers, that perform data processing operations. Most processors consist of a datapath and a control unit, with a large part of the control unit dedicated to regulating the interaction between the datapath and memory. Fetch PC = PC+4 För att hämta en instruktion från minnet läser vi helt enkelt på den plats som PC anger. Execute Decode För att hämta nästa instruktion flyttar vi fram PC 32 bitar, dvs fyra bytes.
20 Fetch PC = PC+4 Vi har kollat på Fetch och det är nu dags att studera avkodningsfasen (decode) Execute Decode
21 Nästa instruktion ligger 4 byte l ngre fram. Byte adress 4 konverterat till ordadress. Maskininstruktion: x bitars byte-adress. Op Code == R-Format op rs rt rd shamt funct
22 Maskininstruktion: x8482 Op Code == R-Format Func == 32 add op rs rt rd shamt funct
23 Maskininstruktion: x8482 add $t, $t, $t Op Code == R-format Func == 32 add op rs rt rd shamt funct
24 6 bits Write result 5 bits to this register 5 bits for 5 add, bitssub, and, 5 bitsslt, etc 6 bits op rs rt rd shamt funct R-type Operand-2 register allways here for add, sub, and slt, etc but also for sw (value to store) 6 bits 5 bits 5 bits 6 bits op rs rt address/constant I-type Operand- register always here even for lw/sw (base register) 6 bits 26 bits Write result to this register for lw and addi op Target address J-type 32 bits OP always here
25 Op Code = I-format Avkodning av instruktion $zero $to 7 addi $t, $zero, 7
26 Slutligen skall vi i detalj se hur det går till när en instruktion utörs (execute). Fetch PC = PC+4 Execute Decode
27 We have already seen how we can build a complete register file. register a 3 bit 8 bit register b 3 bit Registers 8 bit ALU OP Kant-triggad D-Latch. register c 3 bit 8 bit
28 Sätter ihop fetch... Med R-type (add, sub, and, or, slt...) och med I-type lw/sw PC 4 Add Instruction Memory Read Instruction Address RegWrite Read Addr Register Read Read Addr 2 Data File Write Addr Read Data 2 Write Data ALU control ovf zero ALU MemWrite Address Data Memory Write Data Read Data MemRead Skall resultatet tolkas som en address (lw/sw) eller som ett resultatet av till exempel en addition?
29 Sätter ihop fetch... Med R-type (add, sub, and, or, slt...) och med I-type lw/sw PC 4 Add Instruction Memory Read Instruction Address RegWrite Read Addr Register Read Read Addr 2 Data File Write Addr Read Data 2 Write Data ALU control ovf zero ALU MemWrite Address Data Memory Write Data Read Data MemtoReg Sign 6 Extend 32 MemRead Vid lw och sw har vi 6 bitars konstant (offset) som måste bli til 32 bitar.
30 Sätter ihop fetch... Med R-type (add, sub, and, or, slt...) och med I-type lw/sw PC 4 Add Instruction Memory Read Instruction Address RegWrite Read Addr Register Read Read Addr 2 Data File Write Addr Read Data 2 Write Data ALUSrc ALU control ovf zero ALU MemWrite Address Data Memory Write Data Read Data MemtoReg Sign 6 Extend 32 MemRead A simple datapath
31 ovf ALU Control lines Function zero ALU 32 bit AND OR add 4 bit sub slt NOR ALU control This is a sub set of all the possible four bit bit patterns
32 5 ovf zero ALU 3 ALU control
33 = 8 Op Code ADD
34 NOT B = -4 (two s complement) ( (NOT B) + ) + A = A - B = 2 Get sign negative The third bit from the left in the OP code selects B inverse and also function as carry in.
35 5 3 5 AND 3 = Op Code of all zeroes
36 A B A OR B A AND B!A!B NOT (A OR B)!A AND!B
37 A B A OR B A AND B!A!B NOT (A OR B)!A AND!B NOT (A AND B)!A OR!B De Morgan's laws not (A and B) = (not A) or (not B) not (A or B) = (not A) and (not B) Augustus De Morgan (86-87)
38 5 A NOR B 3 (NOT 5) AND (NOT 3) = NOT (A OR B) Two most significant bits select!a and!b Two least significant bits selects the the upper most input to the result MUX.
39 ovf ALU Control lines Function zero ALU 32 bit AND OR add 4 bit Vilken input påverkar kontrollenheten? sub slt NOR ALU control? This is a sub set of all the possible four bit bit patterns
40 Op code Alu Op Instruction op Funct field ALU action ALU control input LW Load Word xxxxxx Add SW Store Word xxxxxx Add Branch equal Branch equal xxxxxx Subtract R-type Add Add R-type Subtract Subtract R-type AND And R-type OR Or R-type Set less than Set on less than ALU Op: 2 bit output from the control unit Sannings-tabell Karnough-diagram Funct: 6 bits from the instruction Hårdvara
41 Single Cycle Datapath with Control Unit 4 Add ALUOp Instr[3-26] Control Unit Branch ALUSrc Shift left 2 Add PCSrc MemRead MemtoReg MemWrite PC Read Address Instruction Memory Instr[3-] RegDst Instr[25-2] Instr[2-6] Instr[5 -] RegWrite Read Addr Register Read Read Addr 2 Data File Write Addr Read Data 2 Write Data ovf zero ALU Address Data Memory Write Data Read Data Multiplexer Instr[5-] Sign 6 Extend 32 Instr[5-] ALU control
42 Hur ser det ut för en instruktion av R-typ? 4 Add ALUOp Instr[3-26] Control Unit Branch ALUSrc Shift left 2 Add PCSrc MemRead MemtoReg MemWrite PC Read Address Instruction Memory Instr[3-] RegDst Instr[25-2] Instr[2-6] Instr[5 -] RegWrite Read Addr Register Read Read Addr 2 Data File Write Addr Read Data 2 Write Data ovf zero ALU Address Data Memory Write Data Read Data Instr[5-] Sign 6 Extend 32 ALU control Instr[5-]
43 R type 4 Add ALUOp Instr[3-26] Control Unit Branch ALUSrc Shift left 2 Add PCSrc MemRead MemtoReg MemWrite PC Read Address Instruction Memory Instr[3-] RegDst RegWrite Instr[25-2]` Read Addr Register Read Instr[2-6] Read Addr 2 Data File Write Addr Read Instr[5 Data 2 Write Data -] ovf zero ALU Address Data Memory Write Data Read Data Instr[5-] Sign 6 Extend 32 Instr[5-] ALU control
44 Hur ser det ut för Load Word (I-typ)? 4 Add ALUOp Instr[3-26] Control Unit Branch ALUSrc Shift left 2 Add PCSrc MemRead MemtoReg MemWrite PC Read Address Instruction Memory Instr[3-] RegDst Instr[25-2] Instr[2-6] Instr[5 -] RegWrite Read Addr Register Read Read Addr 2 Data File Write Addr Read Data 2 Write Data ovf zero ALU Address Data Memory Write Data Read Data Instr[5-] Sign 6 Extend 32 ALU control Instr[5-]
45 Load Word 4 Add ALUOp Instr[3-26] Control Unit Branch ALUSrc Shift left 2 Add PCSrc MemRead MemtoReg MemWrite PC Read Address Instruction Memory Instr[3-] RegDst RegWrite Instr[25-2]` Read Addr Register Read Instr[2-6] Read Addr 2 Data File Write Addr Read Instr[5 Data 2 Write Data -] ovf zero ALU Address Data Memory Write Data Read Data Instr[5-] 6 Sign Extend 32 Instr[5-] ALU control
46 Kodas som 6 bitars jump offset för att ange hur många instruktioner vi skall hoppa (framåt eller bakåt) beq $t, $t2 my_label Hur funkar branchinstruktioner...
47 Branch on Equal (beq) 4 Add ALUOp Instr[3-26] Control Unit Branch ALUSrc Shift left 2 Add PCSrc MemRead MemtoReg MemWrite PC Read Address Instruction Memory Instr[3-] RegDst RegWrite Instr[25-2]` Read Addr Register Read Instr[2-6] Read Addr 2 Data File Write Addr Read Data 2 Instr[5 Write Data -] ovf zero ALU Address Data Memory Write Data Read Data Instr[5-] Sign 6 Extend 32 Instr[5-] ALU control
48 Nu tar vi och bygger en datapath som endast klarar av add instruktionen, ett första försök med en instruktion av R-typ.
49 För add behöver vi kunna läsa operander från register och skriva resultatet tillbaka till något register. Vi vill kunna skriva program som detta. add $t2, $t, $t add $t3, $t2, $t2
50 Och registren
51 Härhittarvi register 8, dvs $t - $t3. Men hur för vi in data I registren om vi inte har addi?
52 För att vi skall kunna testa vår datapath fuskar vi lite Sätter $t konstant till 5 Sätter $t konstant till 3
53 add $t2, $t, $t add $t3, $t2, $t2 You can use SPIM to translate the assembly code to MIPS machine instructions. v2. raw The hexadecimal machine instructions can be saved to a file and loaded into the RAM component in Logisim.
54 Innehållet I $t Här avkodas instruktionen. rs = 8 ($t) Innehållet I $t rt = 9 ($t) rd = ($t2) OP Code för add add $t2, $t, $t add $t3, $t2, $t2 Resultatet skrivs tillbaka till $t2
55 Lägger till fler prober så att det blir lättare att följa vad som händer. rs Varför är klocksignalen till registerfilen inverterad?
56 add $t2, $t, $t add $t3, $t2, $t2 rs
57 Nu lägger vi till stöd för addi addi $t, $zero, 27 add $t2, $t, $t add $t3, $t2, $t2 6 bits 5 bits 5 bits 6 bits op rs rt address/constant Resultat till detta register Op Code 2 = 8
58 ALUs andra input kan nu komma från ett register eller från immediate-fältet. Men vi kan inte addera ett 32 bitars tal med ett 6 bitars tal (two s complement). I detta fall skall resultatet skrivas till rt och inte som tidigare till rd. 6 bit Immediate
59 Sign Extension
60 Resultatet skrivs till rt ($t) ALU controll samma som för add addi $t, $zero, 27 add $t2, $t, $t add $t3, $t2, $t2
61 Vi kan automatisera styrsignalerna till MUXarna genom att titta på bit tre från vänster I OP-koden. addi $t, $zero, 27 addi $t, $zero, 3 add $t2, $t, $t add $t3, $t2, $t2
62 addi $t, $zero, 27 addi $t, $zero, 3 add $t2, $t, $t add $t3, $t2, $t2
63 addi $t, $zero, 27 addi $t, $zero, 3 add $t2, $t, $t add $t3, $t2, $t2
64 Nu lägger vi till stöd för sub addi $t, $zero, 27 addi $t, $zero, 3 add $t2, $t, $t add $t3, $t2, $t2 sub $t4, $t3, $t OP Code Funct ALU Control addi xxx xxx add sub Hur kan vi beräkna den näst mest signifikanta biten i ALU Control? I vår förenklade variant av MIPS är alla bitar utom en konstant.
65 addi $t, $zero, 27 addi $t, $zero, 3 add $t2, $t, $t add $t3, $t2, $t2 sub $t4, $t3, $t För vår enkla MIPS med endast add, addi och sub kan vi enkelt härleda ALU Control från en bit ur OP-koden och en bit ur funct-fältet..
66 addi $t, $zero, 27 addi $t, $zero, 3 add $t2, $t, $t add $t3, $t2, $t2 sub $t4, $t3, $t Samma som för addi
67 addi $t, $zero, 27 addi $t, $zero, 3 add $t2, $t, $t add $t3, $t2, $t2 sub $t4, $t3, $t Nu ändras ALU Control från till.
68 Det var allt för idag.
Digitalteknik och Datorarkitektur 5hp
Foto: Rona Proudfoot (some rights reserved) Vi skall nu kolla närmare på hur det går till när en instruktion utförs. Fetch = + Digitalteknik och Datorarkitektur hp path & Control maj 2 karl.marklund@it.uu.se
Läs merc a OP b Digitalteknik och Datorarkitektur 5hp ALU Design Principle 1 - Simplicity favors regularity add $15, $8, $11
A basic -bit Select between various operations: OR, AND, XOR, and addition Full Adder Multiplexer Digitalteknik och Datorarkitektur hp Föreläsning : introduktion till MIPS-assembler - april 8 karlmarklund@ituuse
Läs merDatorarkitektur I. Tentamen Lördag 10 April Ekonomikum, B:154, klockan 09:00 14:00. Följande gäller: Skrivningstid: Fråga
Datorarkitektur I Tentamen Lördag 10 April 2010 Ekonomikum, B:154, klockan 09:00 14:00 Examinator: Karl Marklund 0704 73 32 17 karl.marklund@it.uu.se Tillåtna hjälpmedel: Penna Radergummi Linjal Följande
Läs merDigitala System: Datorteknik ERIK LARSSON
Digitala System: Datorteknik ERIK LARSSON Dator Primärminne Instruktioner och data Data/instruktioner Kontroll Central processing unit (CPU) Fetch instruction Execute instruction Programexekvering (1)
Läs merGrundläggande datavetenskap, 4p
Grundläggande datavetenskap, 4p Kapitel 2 Datamanipulation, Processorns arbete Utgående från boken Computer Science av: J. Glenn Brookshear 2004-11-09 IT och Medier 1 Innehåll CPU ALU Kontrollenhet Register
Läs merDigitalteknik och Datorarkitektur
Digitalteknik och Datorarkitektur Tentamen Tisdag 12 Januari 2010 Pollacksbackens skrivsal, klockan 08:00 13:00 Examinator: Karl Marklund 018 471 10 49 0704 73 32 17 karl.marklund@it.uu.se Tillåtna hjälpmedel:
Läs merDatorsystemteknik DVGA03 Föreläsning 8
Datorsystemteknik DVGA03 Föreläsning 8 Processorns uppbyggnad Pipelining Större delen av materialet framtaget av :Jan Eric Larsson, Mats Brorsson och Mirec Novak IT-inst LTH Innehåll Repetition av instruktionsformat
Läs merDatorteknik. Föreläsning 6. Processorns uppbyggnad, pipelining. Institutionen för elektro- och informationsteknologi, LTH. Mål
Datorteknik Föreläsning 6 Processorns uppbyggnad, pipelining Mål Att du ska känna till hur processorn byggs upp Att du ska kunna de viktigaste byggstenarna i processorn Att du ska känna till begreppet
Läs merDatorarkitekturer med operativsystem ERIK LARSSON
Datorarkitekturer med operativsystem ERIK LARSSON Dator Primärminne Instruktioner och data Data/instruktioner Kontroll Central processing unit (CPU) Fetch instruction Execute instruction Programexekvering
Läs merSekventiella krestar (minne)
Sekventiella krestar (minne) Datorarkitektur 1 (1DT038) Föreläsning 6 Tisdag 16 November 2009 karl.marklund@it.uu.se 4 Minterms The majority function A B C M 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 The
Läs merrd, rs, rt Digitalteknik och Datorarkitektur 5hp ALU register) 32 bit register b 5 bit 32 Registers 32 bit MIPS is a Register-toregister
A basic 2-bit ALU The Von Neuman Model register a 5 bit register b 5 bit 32 Registers 32 bit 32 bit Digitalteknik och Datorarkitektur 5hp MIPS is a Register-toregister architecture ALU OP Föreläsning 5:
Läs merNUV 647E. Digitalteknik och Datorarkitektur 5hp. 3x12 = 36 2x12 = 24 1x12 = 12 0x12 = 18
Digital kommer från latinets digitus som betyder "finger" eller "tå" (jfr engelskans digit). Uttrycket kommer från den gamla seden att räkna på fingrarna, och avslöjar att det rör sig om räkning med diskreta
Läs merLösningar till valda övningsuppgifter i. Computer Organization & Design The Hardware / Software Interface (2nd ed.)
Lösningar till valda övningsuppgifter i Computer Organization & Design The Hardware / Software Interface (2nd ed.) David A. Patterson & John L. Hennessy Lösningarna gjorda av: Jonas Alowersson, Mats Brorsson,
Läs merDatorarkitektur 1. Sekventiella kretsar (minne) December 2008
Datorarkitektur Sekventiella kretsar (minne) December 28 karl.marklund@it.uu.se B M C A The function can be described by a thruth table. 4 Minterms The majority function Tools such as Logisim can calculate
Läs merDatorsystemteknikDAVA14 Föreläsning 9
DatorsystemteknikDAVA14 Föreläsning 9 epetition: MP likainstruktioneri Exempel på instruktionstyper Processorns uppbyggnad Pipelining törre delen av materialet framtaget av :Jan Eric Larsson, Mats Brorsson
Läs merStyrteknik: Binära tal, talsystem och koder D3:1
Styrteknik: Binära tal, talsystem och koder D3:1 Digitala kursmoment D1 Boolesk algebra D2 Grundläggande logiska funktioner D3 Binära tal, talsystem och koder Styrteknik :Binära tal, talsystem och koder
Läs merTentamen. Datorteknik Y, TSEA28
Tentamen Datorteknik Y, TSEA28 Datum 2015-06-01 Lokal Tid 14-18 Kurskod Provkod Kursnamn Provnamn Institution Antal frågor 6 Antal sidor (inklusive denna sida) 6 Kursansvarig Lärare som besöker skrivsalen
Läs merDigitalteknik och Datorarkitektur 5hp
4 Minterms The majority function igitalteknik och atorarkitektur 5hp ekventiella kretsar 28 april 28 karlmarklund@ituuse The function can be described by a thruth table A B M Tools such as Logisim can
Läs merEn något mer detaljerad bild av en processor. De tre delarna i processorn är: Nere 3ll vänster finns e' antal register som används för a' lagra data.
1 3 4 Antag a' processorn ska exekvera instruk3onen ADD R1, R3. När instruk3onen är exekverad så a' processorn tagit innehållet i R1 och R3 och med hjälp av ALU:n är värdena adderade och resultatet är
Läs merEn något mer detaljerad bild av en processor. De tre delarna i processorn är: Nere 3ll vänster finns e' antal register som används för a' lagra data.
1 2 3 Antag a' processorn ska exekvera instruk3onen ADD R1, R3. När instruk3onen är exekverad så a' processorn tagit innehållet i R1 och R3 och med hjälp av ALU:n är värdena adderade och resultatet är
Läs merTentamen i kursen EDA330. Datorsystemteknik D 1/ Lösningar: Anslås tisdag 1/6 på institutionens anslagstavla utanför laboratoriet
1(8) Tentamen i kursen EDA330 Datorsystemteknik D 1/6 1999 Tentamensdatum: Tisdag1/6 1999 kl. 8.45 i sal VV Examinator: Jonas Vasell Institution: Datorteknik Förfrågningar: Jonas Vasell (ankn. 1689) Lösningar:
Läs merTentamen. Datorteknik Y, TSEA28
Tentamen Datorteknik Y, TSEA28 Datum 2017-10-26 Lokal TER1, TER3 Tid 8-12 Kurskod TSEA28 Provkod TEN1 Kursnamn Provnamn Datorteknik Y Skriftlig tentamen Institution ISY Antal frågor 6 Antal sidor (inklusive
Läs merNärliggande allokering Datorteknik
Närliggande allokering Datorteknik ERIK LARSSON TID Problem: Minnet blir fragmenterat Paging Demand paging Sida (S) Dela upp primärminnet i ramar (frames) och program i sidor (pages) Program 0 RD.0 1 RD.1
Läs merSystem S. Datorarkitektur - en inledning. Organisation av datorsystem: olika abstraktionsnivåer. den mest abstrakta synen på systemet
Datorarkitektur - en inledning Organisation av datorsystem: olika abstraktionsnivåer System S den mest abstrakta synen på systemet A B C Ett högnivåperspektiv på systemet a1 b1 c1 a2 b3 b2 c2 c3 En mera
Läs merTentamen. Datorteknik Y, TSEA28
Tentamen Datorteknik Y, TSEA28 Datum 2015-08-18 Lokal TERE, TER4 Tid 14-18 Kurskod TSEA28 Provkod TEN1 Kursnamn Provnamn Datorteknik Y Skriftlig tentamen Institution ISY Antal frågor 7 Antal sidor (inklusive
Läs merDatormodell. Datorns uppgifter -Utföra program (instruktioner) Göra beräkningar på data Flytta data Interagera med omvärlden
Datormodell Datorns uppgifter -Utföra program (instruktioner) Göra beräkningar på data Flytta data Interagera med omvärlden Intel 4004 från 1971 Maximum clock speed is 740 khz Separate program and data
Läs merLösningar till tentamen i EIT070 Datorteknik
Lösningar till tentamen i EIT070 Datorteknik Institutionen för Elektro- och informationsteknik, LTH Onsdagen den 13 mars 2013, klockan 14:00 19:00 i Vic 2 A-D, 3 A-C. Tillåtna hjälpmedel: på tentan utdelad
Läs merF2: Motorola Arkitektur. Assembler vs. Maskinkod Exekvering av instruktioner i Instruktionsformat MOVE instruktionen
68000 Arkitektur F2: Motorola 68000 I/O signaler Processor arkitektur Programmeringsmodell Assembler vs. Maskinkod Exekvering av instruktioner i 68000 Instruktionsformat MOVE instruktionen Adresseringsmoder
Läs merTentamen. Datorteknik Y, TSEA28
Tentamen Datorteknik Y, TSEA28 Datum 2017-08-15 Lokal TER4 Tid 14-18 Kurskod Provkod Kursnamn Provnamn Institution Antal frågor 6 Antal sidor (inklusive denna sida) 6 Kursansvarig Lärare som besöker skrivsalen
Läs merProgram kan beskrivas på olika abstrak3onsnivåer. Högnivåprogram: läsbart (för människor), hög abstrak3onsnivå, enkelt a> porta (fly>a 3ll en annan ar
1 Program kan beskrivas på olika abstrak3onsnivåer. Högnivåprogram: läsbart (för människor), hög abstrak3onsnivå, enkelt a> porta (fly>a 3ll en annan arkitektur), hårdvara osynlig Assembly- och maskinprogram:
Läs merDet finns en handledning till kortet på hemsidan. AVR STK500.
Laboration 1 (ver 1) Uppgifter: AVR Studio 4.lnk Bli bekant med utvecklingskortet, och AVR studio. Skriva in program för binärräknare. Simulera detta samt ladda ner det till kortet. Förse ovanstående program
Läs merDigitala System: Datorteknik ERIK LARSSON
Digitala System: Datorteknik ERIK LARSSON Huvudled (H) Trafikljus för övergångsställe Trafikljus för huvudled (H) Trafikljus: Sväng vänster (H->T) Gående - vänta Trafikljus för tvärgata (T) Tvärgata (T)
Läs merDatorteknik. Tomas Nordström. Föreläsning 2. För utveckling av verksamhet, produkter och livskvalitet.
Datorteknik Tomas Nordström Föreläsning 2 För utveckling av verksamhet, produkter och livskvalitet. Föreläsning 2 Check av övningar Von Neumann arkitekturen Minne, CPU, I/O Instruktioner och instruktionscykeln
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2010-06-01 Skrivtid 9.00-14.00 (5 timmar) Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Per Lindgren Tel 070 376
Läs merTSEA28 Datorteknik Y (och U)
Praktiska kommentarer TSEA8 Datorteknik Y (och U) Föreläsning Kent Palmkvist, ISY Dagens föreläsning RISC Mer information om hur arkitekturen fungerar Begränsningar Lab extra tillfälle för redovisning
Läs merÖvning1 Datorteknik, HH vt12 - Talsystem, logik, minne, instruktioner, assembler
Övning1 Datorteknik, HH vt12 - Talsystem, logik, minne, instruktioner, assembler Talsystem Talsystem - binära tal F1.1) 2 n stycken tal från 0 till 2 n 1 F1.2) 9 bitar (512 kombinationer) Talsystem - 2-
Läs merLäsminne Read Only Memory ROM
Läsminne Read Only Memory ROM Ett läsminne har addressingångar och datautgångar Med m addresslinjer kan man accessa 2 m olika minnesadresser På varje address finns det ett dataord på n bitar Oftast har
Läs merDigital Aritmetik Unsigned Integers Signed Integers"
Digital Aritmetik Unsigned Integers Signed Integers" Slides! Per Lindgren! EISLAB! Per.Lindgren@ltu.se! Original Slides! Ingo Sander! KTH/ICT/ES! ingo@kth.se! Talrepresentationer" Ett tal kan representeras
Läs merTentamen. Datorteknik Y, TSEA28
Tentamen Datorteknik Y, TSEA28 Datum 2016-08-16 Lokal TER2, TER4 Tid 14-18 Kurskod TSEA28 Provkod TEN1 Kursnamn Provnamn Datorteknik Y Skriftlig tentamen Institution ISY Antal frågor 6 Antal sidor (inklusive
Läs merMinnet. Minne. Minns Man Minnet? Aktivera Kursens mål: LV3 Fo7. RAM-minnen: ROM PROM FLASH RWM. Primärminnen Sekundärminne Blockminne. Ext 15.
Aktivera Kursens mål: LV3 Fo7 Konstruera en dator mha grindar och programmera denna Aktivera Förra veckans mål: Konstruktruera olika kombinatoriska nät som ingår i en dator. Studera hur addition/subtraktion
Läs merTSEA28 Datorteknik Y (och U)
Praktiska kommentarer TSEA8 Datorteknik Y (och U) Föreläsning Kent Palmkvist, ISY Dagens föreläsning Latens/genomströmning Pipelining Laboration tips Sorteringsalgoritm använder A > B i flödesschemat Exemplet
Läs merVad bör göras? Steg 1. RISC => pipelining. Parallellism. Pipelining. Nya LDA 13. RISC(reduced instruction set computer) Öka klockfrekvensen
Föreläsning 11 OR-datorn är för långsam! Alternativa arkitekturer kritik av OR-datorn RISC => pipelining LDA 13 (exempelvis) Hämta : 3CP 2 1 CP Absolut,1: 3 CP EXE: 4 CP Summa: 11 CP mem ADR XR SP DR TR
Läs merTentamen i Digitala system - EDI610 15hp varav denna tentamen 4,5hp
Tentamen i Digitala system - EDI610 15hp varav denna tentamen 4,5hp Institutionen för elektro- och informationsteknik Campus Helsingborg, LTH 2016-12-22 8.00-13.00 Uppgifterna i tentamen ger totalt 60
Läs merTentamen. Datorteknik Y, TSEA28
Tentamen Datorteknik Y, TSEA28 Datum 2016-05-31 Lokal Kåra, T1, T2, U1, U15 Tid 14-18 Kurskod TSEA28 Provkod TEN1 Kursnamn Provnamn Datorteknik Y Skriftlig tentamen Institution ISY Antal frågor 6 Antal
Läs merDatorarkitekturer med operativsystem ERIK LARSSON
Datorarkitekturer med operativsystem ERIK LARSSON Översikt Processorn Maskininstruktioner Dator Primärminne Data/instruktioner Kontroll Central processing unit (CPU) Fetch instruction Execute instruction
Läs merIBM POWER4, den första flerkärniga processorn och dess pipelines.
IBM POWER4, den första flerkärniga processorn och dess pipelines. 5 DECEMBER 2016 FÖRFATTARE: OSCAR STRANDMARK EXAMINATOR: ERIK LARSSON Abstract Rapporten redovisar IBM:s POWER-serie, generation ett till
Läs merExt-13 (Ver ) Exempel på RTN-beskrivning av FLEX-instruktioner
Ext-3 (Ver 203-04-2) Exempel på RTN-beskrivning av FLEX-instruktioner. Figur på sidan 2 i detta häfte visar hur datorn FLEX är uppbyggd. På sidan visas dessutom hur ALU:ns funktion väljs med styrsignalerna
Läs merTentamen i kursen EDA330. Datorsystemteknik D 14/ Lösningar: Anslås måndag 17/1 på institutionens anslagstavla utanför laboratoriet
1(9) Tentamen i kursen EDA330 Datorsystemteknik D 14/1 2000 Tentamensdatum: Fredag 14/1 2000 kl. 8.45 i sal MN Examinator: Jonas Vasell Institution: Datorteknik Förfrågningar: Thomas Lundqvist (ankn. 1165)
Läs merDigitalteknik och Datorarkitektur 5hp
Digitalteknik och Datorarkitektur 5hp Minnes-hierarkier och Cache 12 maj 2008 karl.marklund@it.uu.se issa saker använder vi ofta Dessa saker vill vi ha nära till hands Storleken har betydelse Litet är
Läs merGRUNDER I VHDL. Innehåll. Komponentmodell Kodmodell Entity Architecture Identifierare och objekt Operationer för jämförelse
GRUNDER I VHDL Innehåll Komponentmodell Kodmodell Entity Architecture Identifierare och objekt Operationer för jämförelse KOMPONENTMODELL Modell för att beskriva komponenter Externt interface Intern funktion
Läs mer0.1. INTRODUKTION 1. 2. Instruktionens opcode decodas till en språknivå som är förstålig för ALUn.
0.1. INTRODUKTION 1 0.1 Introduktion Datorns klockfrekvens mäts i cykler per sekund, eller hertz. En miljon klockcykler är en megahertz, MHz. L1 cache (level 1) är den snabbaste formen av cache och sitter
Läs merLäs igenom hela laboration 5 innan du börjar beskriva instruktionsavkodaren i VHDL!
MCU LABORATION5 Laborationens syfte Läs igenom hela laboration 5 innan du börjar beskriva instruktionsavkodaren i VHDL! I denna laboration ska en enkel MCU (Micro-Controller_Unit) konstrueras. En MCU,
Läs merEtt minneselements egenskaper. F10: Minneselement. Latch. SR-latch. Innehåll:
F: Minneselement Innehåll: - Latchar - Flip-Flops - egister - Läs- och skrivminne (andom-access Memory AM) - Läsminne (ead Only Memory OM) Ett minneselements egenskaper Generellt sett så kan följande operationer
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2008-08-29 Skrivtid 9.00-13.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng inkl bonus Jourhavande lärare Johan Eriksson Tel 070 589 7911 Tillåtna
Läs merExt-13 (Ver ) Exempel på RTN-beskrivning av FLEX-instruktioner
Ext-3 (Ver 204-04-08) Exempel på RTN-beskrivning av FLEX-instruktioner. Figur på sidan 2 i detta häfte visar hur datorn FLEX är uppbyggd. På sidan visas dessutom hur ALU:ns funktion väljs med styrsignalerna
Läs merTentamen den 12 januari 2017 Datorarkitektur med operativsystem, EDT621
Lunds Universitet LTH Tentamen den 12 januari 2017 Datorarkitektur med operativsystem, EDT621 Skrivtid: 8.00-13.00 Inga tillåtna hjälpmedel Uppgifterna i tentamen ger maximalt 60 poäng. Uppgifterna är
Läs merPipelining i Intel Pentium II
Pipelining i Intel Pentium II John Abdulnoor Lund Universitet 04/12/2017 Abstract För att en processor ska fungera måste alla komponenter inuti den samarbeta för att nå en acceptabel nivå av prestanda.
Läs merTentamen. Datorteknik Y, TSEA28
Tentamen Datorteknik Y, TSEA28 Datum 2015-10-20 Lokal TERE, TER2 Tid 8-12 Kurskod TSEA28 Provkod TEN1 Kursnamn Provnamn Datorteknik Y Skriftlig tentamen Institution ISY Antal frågor 6 Antal sidor (inklusive
Läs merTentamen. Datorteknik Y, TSEA28
Tentamen Datorteknik Y, TSEA28 Datum 2016-10-18 Lokal TER1 Tid 8-12 Kurskod TSEA28 Provkod TEN1 Kursnamn Provnamn Datorteknik Y Skriftlig tentamen Institution ISY Antal frågor 7 Antal sidor (inklusive
Läs merInstitutionen för elektro- och informationsteknologi, LTH
Datorteknik Föreläsning 2 Programmering i C och assembler MIPS instruktionsarkitektur Mål Att ge en inblick i programspråket C Att veta varför assemblerprogrammering är viktigt Att börja arbeta med MIPS-assembler
Läs merDatorteknik. Föreläsning 2. Programmering i C och assembler MIPS instruktionsarkitektur. Institutionen för elektro- och informationsteknologi, LTH
Datorteknik Föreläsning 2 Programmering i C och assembler MIPS instruktionsarkitektur Mål Att ge en inblick i programspråket C Att veta varför assemblerprogrammering är viktigt Att börja arbeta med MIPS-assembler
Läs merDigital elektronik CL0090
Digital elektronik CL9 Föreläsning 3 27--29 8.5 2. My Talsystem Binära tal har basen 2 Exempel Det decimala talet 9 motsvarar 2 Den första ettan är MSB, Most Significant Bit, den andra ettan är LSB Least
Läs merStack och subrutiner Programmeringskonventionen
Stack och subrutiner Programmeringskonventionen Du ska förstå hur en instruktion behandlas i processorn Du ska känna till några fler instruktioner Du ska veta hur maskinkoden för ett program byggs upp
Läs merDatorsystem 2 CPU. Förra gången: Datorns historia Denna gång: Byggstenar i en dators arkitektur. Visning av Akka (för de som är intresserade)
Datorsystem 2 CPU Förra gången: Datorns historia Denna gång: Byggstenar i en dators arkitektur CPU Visning av Akka (för de som är intresserade) En dators arkitektur På en lägre nivå kan vi ha lite olika
Läs merSVAR TILL TENTAMEN I DATORSYSTEM, VT2013
Rahim Rahmani (rahim@dsv.su.se) Division of ACT Department of Computer and Systems Sciences Stockholm University SVAR TILL TENTAMEN I DATORSYSTEM, VT2013 Tentamensdatum: 2013-03-21 Tentamen består av totalt
Läs merMål. Datorteknik. Innehåll. Vad händer med en add-instruktion? Vad händer med en add-instruktion. Instruktioner som bitmönster i minnet
Mål Datorteknik Föreläsning 2 Att ge en inblick i programspråket C Att veta varför assemblerprogrammering är viktigt Att börja arbeta med MIPS-assembler Att känna till något om programmeringstekniker Att
Läs merDatorarkitekturer med operativsystem ERIK LARSSON
Datorarkitekturer med operativsystem ERIK LARSSON Pipelining Tid SSA P Pipelining FI DI CO FO EI WO FI DI CO FO EI WO FI DI CO FO EI WO FI DI CO FO EI WO Superscalar pipelining FI DI CO FO EI WO FI DI
Läs merOmtentamen i CDT204 - Datorarkitektur
Omtentamen i CDT204 - Datorarkitektur 2012-11-05 Skrivtid: 08.10-12.30 Hjälpmedel: Miniräknare och valfritt skriftligt (ej digitalt) material. Lärare: Stefan Bygde, kan nås på 070-619 52 83. Tentamen är
Läs merGeneral Purpose registers ALU I T H S V N Z C SREG. Antag att vi behöver skriva in talet 25 till register R18
F3 Föreläsning i Mikrodatorteknink 2006-08-29 Kärnan i microcontrollern består av ett antal register och en ALU. Till detta kommer också ett antal portar. Det finns 64 st portar. Några är anslutna mot
Läs merTentamen. Datorteknik Y, TSEA28
Tentamen Datorteknik Y, TSEA28 Datum 2017-06-02 Lokal G35, TER2, TER4 Tid 14-18 Kurskod TSEA28 Provkod TEN1 Kursnamn Provnamn Datorteknik Y Skriftlig tentamen Institution ISY Antal frågor 6 Antal sidor
Läs merTentamen (Exempel) Datorteknik Y, TSEA28
Tentamen (Exempel) Datorteknik Y, TSEA28 Datum 2018-08-21 Lokal TER4 Tid 14-18 Kurskod TSEA28 Provkod TEN1 Kursnamn Provnamn Datorteknik Y Skriftlig tentamen Institution ISY Antal frågor 6 Antal sidor
Läs merPipelining i Intel 80486
Lunds Universitet Pipelining i Intel 80486 EITF60 Datorarkitekturer med operativsystem Martin Wiezell 2017-12-04 Abstract This paper gives a brief description of the instruction pipeline of the Intel 80486
Läs merPipelining. March 17, Howard Huang 1
Pipelining We ve seen two possible implementations of the IPS architectre. A single-cycle path eectes each instrction in jst one clock cycle, bt the cycle time may be very long. A mlticycle path has mch
Läs merVHDL Basics. Component model Code model Entity Architecture Identifiers and objects Operations for relations. Bengt Oelmann -- copyright
BO 1 VHDL Basics Outline Component model Code model Entity Architecture Identifiers and objects Operations for relations Bengt Oelmann -- copyright 2002 1 Component model Model for describing components
Läs merDatorsystemteknik D. Lösningar till tentamen i kursen EDA330 14/1 2000
1(6) Lösningar till tentamen i kursen EDA330 Datorsystemteknik D 14/1 2000 Följande är skisser till lösningar av uppgifterna. Full poäng på en uppgift kräver i de flesta fall en något fylligare motivering.
Läs merModule 1: Functions, Limits, Continuity
Department of mathematics SF1625 Calculus 1 Year 2015/2016 Module 1: Functions, Limits, Continuity This module includes Chapter P and 1 from Calculus by Adams and Essex and is taught in three lectures,
Läs merProgram som ska exekveras ligger i primärminnet. Processorn hämtar instruk7on för instruk7on. Varje instruk7on, som är e= antal 1:or och 0:or, tolkas
1 2 Program som ska exekveras ligger i primärminnet. Processorn hämtar instruk7on för instruk7on. Varje instruk7on, som är e= antal 1:or och 0:or, tolkas och instruk7onen exekveras. 3 4 Program kan beskrivas
Läs merIE1204 Digital Design
IE1204 Digital Design F1 F3 F2 F4 Ö1 Booles algebra, Grindar MOS-teknologi, minimering F5 F6 Ö2 Aritmetik Ö3 KK1 LAB1 Kombinatoriska kretsar F7 F8 Ö4 F9 Ö5 Multiplexor KK2 LAB2 Låskretsar, vippor, FSM
Läs merDataminne I/O Stack 0x005D 0x3D SP low byte 0x005E 0x3E SP high byte
CT3760 Mikrodatorteknik Föreläsning 4 Tisdag 2005-09-06 Stacken I datasammmanhang är en stack ett minnesområde. Det är processorn som använder stacken. För att skapa en stack anger man en adress i stackpekarregistret.
Läs merÖH kod. ( en variant av koden används i dag till butikernas streck-kod ) William Sandqvist
ÖH 8.4 7-4-2-1 kod Kodomvandlare 7-4-2-1-kod till BCD-kod. Vid kodning av siffrorna 0 9 användes förr ibland en kod med vikterna 7-4-2-1 i stället för den binära kodens vikter 8-4-2-1. I de fall då en
Läs merTenta i Digitalteknik
Tenta i Digitalteknik Kurskod D0011E Tentamensdatum 2012-12-17 Skrivtid 9.00-14.00 Maximalt resultat 50 poäng Godkänt resultat 25 poäng Jourhavande lärare Per Lindgren Tel 070 376 8150 Tillåtna hjälpmedel
Läs mer4. Pipelining. 4. Pipelining
4. Pipelining 4. Pipelining Det finns en pipelinad biltvätt i Linköping spoltvätttork spoltvätt tork spolning tvätt tork De tre momenten tar lika lång tid Alla bilar går igenom samma program Väntetid 1/3
Läs merIE1205 Digital Design: F6 : Digital aritmetik 2
IE1205 Digital Design: F6 : Digital aritmetik 2 Talrepresentationer Ett tal kan representeras binärt på många sätt. De vanligaste taltyperna som skall representeras är: Heltal, positiva heltal (eng. integers)
Läs merElektroteknik MF1016 föreläsning 9 MF1017 föreläsning 7 Mikrodatorteknik
Elektroteknik MF1016 föreläsning 9 MF1017 föreläsning 7 - Inbyggda system - Analog till digital signal - Utvecklingssystem, målsystem - Labutrustningen - Uppbyggnad av mikrokontroller - Masinkod, assemblerkod
Läs merMinnet från processorns sida Datorteknik
Minnet från processorns sida Datorteknik ERIK LARSSON Processorn ger kommandon/instruktioner med en adress och förväntar sig data. Exempel: READ(ADR) -> DATA Fysisk adress Logisk adress READ 00001000 READ
Läs merTentamen PC-teknik 5 p
Tentamen PC-teknik 5 p Namn:. Klass:... Program: Di2, Em3, Et3 Datum: 03-08-15 Tid: 13:30-18:30 Lokal: E171 Hjälpmedel: Linjal, miniräknare, Instruktionsrepertoar för 8086 (utdelas), Lathund, Pacific C
Läs merDigitalteknik EIT020. Lecture 15: Design av digitala kretsar
Digitalteknik EIT020 Lecture 15: Design av digitala kretsar November 3, 2014 Digitalteknikens kopplingar mot andra områden Mjukvara Hårdvara Datorteknik Kretskonstruktion Digitalteknik Elektronik Figure:,
Läs merTentamen (Exempel) Datorteknik Y, TSEA28
Tentamen (Exempel) Datorteknik Y, TSEA28 Datum 2018-xx-xx Lokal TER1, TER3 Tid 8-12 Kurskod TSEA28 Provkod TEN1 Kursnamn Provnamn Datorteknik Y Skriftlig tentamen Institution ISY Antal frågor 7 Antal sidor
Läs merTentamen den 18 mars svar Datorteknik, EIT070
Lunds Universitet LTH Tentamen den 18 mars 2015 - svar Datorteknik, EIT070 Skrivtid: 14.00-19.00 Tillåtna hjälpmedel: Inga. Maximalt antal poäng: 50 poäng För betyg 3 krävs 20 poäng För betyg 4 krävs 30
Läs merÖvning1 Datorteknik, HH vt12 - Talsystem, logik, minne, instruktioner, assembler
Övning1 Datorteknik, HH vt12 - Talsystem, logik, minne, instruktioner, assembler Talsystem Talsystem - binära tal F1.1. Hur många unsigned integers kan man göra med n bitar? Vilket talområde får dessa
Läs merLABORATION DATORTEKNIK D. Pipelining. Namn och personnummer. Version: (OS,OVA,AN)
LABORATION DATORTEKNIK D Pipelining Version: 1.4 2016 (OS,OVA,AN) Namn och personnummer Godkänd 1 blank sida 2 Innehåll 1 Inledning 5 1.1 Syfte................................. 5 1.2 Förberedelser............................
Läs merExtra lab. Nu på fredag kl 8-12 Frivillig Enbart hjälp med projektuppgiften Ingen examination
Extra lab Nu på fredag kl 8-12 Frivillig Enbart hjälp med projektuppgiften Ingen examination Erfarenheter från projektstart Läs på i Downey om klasser och objekt! När kan/ska man använda self? När bollarna
Läs merProcessor pipelining genom historien (Intel i9-intel i7)
Processor pipelining genom historien (Intel i9-intel i7) Besnik Redzepi Lunds Universitet Abstrakt/Sammanfattning Syftet med denna uppsats är att jämföra Intels nya generation processorer och deras pipelining.
Läs mer4 grundregler. Minneshantering. Problemet. Windows minkrav
4 grundregler 1. Man kan aldrig få för mycket minne 2. Minnet kan aldrig bli för snabbt Minneshantering 3. Minne kan aldrig bli för billigt 4. Programmens storlek ökar fortare än minnet i datorerna (känns
Läs merDatorsystemteknik för D/E
Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) 25/8 2001 1(8) Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) Datorsystemteknik för D/E 25/8 2001 Tentamensdatum:
Läs merDatorteknik och datornät
Datorteknik och datornät [Computer Hardware, Architecture and Network] www.ida.liu.se/~hiic6 Zebo Peng Institutionen för datavetenskap (IDA) Linköpings universitet Objectives How does a computer work and
Läs merDESIGN AV SEKVENTIELL LOGIK
DESIGN AV SEKVENTIELL LOGIK Innehåll Timing i synkrona nätverk Synkrona processer i VHDL VHDL-kod som introducerar vippor (flip-flops) och latchar Initiering av register Mealy- och Moore-maskiner i VHDL
Läs merDatorsystemteknik för D/E
Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) 25/5 2002 1(7) Tentamen i kursen Datorsystemteknik (EDA330 för D och EDA370 för E) Datorsystemteknik för D/E 25/5 2002 Tentamensdatum:
Läs merStruktur: Elektroteknik A. Digitalteknik 3p, vt 01. F1: Introduktion. Motivation och målsättning för kurserna i digital elektronik
Digitalteknik 3p, vt 01 Struktur: Elektroteknik A Kurslitteratur: "A First Course in Digital Systems Design - An Integrated Approach" Antal föreläsningar: 11 (2h) Antal laborationer: 4 (4h) Examinationsform:
Läs merTSEA28 Datorteknik Y (och U)
TSEA28 Datorteknik Y (och U) Föreläsning 9 Kent Palmkvist, ISY TSEA28 Datorteknik Y (och U), föreläsning 9, Kent Palmkvist 2017-03-20 2 Dagens föreläsning Byggblocken i en processor Hur de fungerar Grundläggande
Läs mer