Kapitel 7 Systemexempel (forts.)

Transkript

1 Kapitel 7 Systemexempel (forts) Hur man kan koppla ett av registerinnehållen till en L A L B L C Register C L Register Val av register: s s 0 X Figur 77 Registerutgångars anslutning till via väljare Alternativ utan väljare (multiplexer): L A L B L C Register C L Register O A O B O C O Figur 73 Registerutgångars anslutning till via three-state buffertar

2 Nu vill vi även koppla in en AL till en L A O A L B O B AL (N, Z, V, C) Figur 75 ataväg med två register och en aritmetik-logik-enhet (AL) Vi gör det i flera steg AL L CC Figur 76 AL där flaggvärdena lagras i ett flaggregister CC (CC står för Condition Code) Se till att till AL'n kan väljas på alla nödvändiga sätt å passar det bra med en multiplexer (C tas från flaggregistret) C X C 3 AL L CC g g 0 Figur 77 Inkoppling av väljare (multiplexer) för val av

3 ftersom AL'n är ett kombinatoriskt nät så måste alla insignaler finnas samtidigt på ingångarna ärför kopplar vi in ett register (T) till -ingången för den ena invariabeln till AL'n en andra invariabeln kopplar vi direkt till -ingången från en L T C X C 3 g g 0 L R O R AL L CC Figur 78 Användning av temporärregister, T och R, för respektive Bussen är upptagen av invariabeln till AL'ns -ingång Vi kopplar därför AL'ns utsignal till ingången på ett register (R), som vi senare kan koppla ut på en via en three-state buffert, när en är ledig

4 För att kunna välja om na skall laddas från AL'n eller från en ansluter vi en väljare till CC-registrets ingång Vi ansluter också CC-registrets utgång till en via en "three-state" buffert L T C X C 3 g g 0 L R O R AL g L CC O CC 0 X Figur 79 Inkoppling av väljare (multiplexer) för val av indata till CC-registret en fullständiga kopplingen visas nedan: L A O A L B O B C X C 3 g g 0 L R O R L T AL g L CC O CC 0 X Figur 730 ataväg med register och AL

5 Principen för en minnesmodul med läs- och skrivbart minne (RW) "register" nr minnesadress, n bitar 0 dataord på adress 0 n olika adresser kräver n-bitars adress dataord på adress dataord på adress Skriv Läs O ARSS innesmodul ATA T ATA IN n - dataord på adress n - a) adresseringsprincip b) förenklad symbol Figur 73 RW, minnesmodul för läsning och skrivning atavägen kompletterad med läs- och skrivbart minne (RW) minnesadress L A O A L B O B C X C 3 g g 0 L R O R L T AL g L CC O CC 0 X Skriv Läs O ARSS innesmodul ATA T ATA IN Figur 73 ataväg med RW

6 n styrenhet för datavägen styrsignaler val av operation sekvensnät = styrenhet LA OA LB OB AL Figur 733 Generering av styrsignaler till datavägen Komplettera med ett register för operationsnummer nästa operationskod styrsignaler L IR Instruktionsregister (IR) operationskod Styrenhet LA OA LB OB AL Figur 734 Operationskoden finns i instruktionsregistret ataväg med styrenhet minnesadress L A O A L B O B C X C 3 g g 0 L R O R L T AL g L CC O CC 0 X Skriv Läs O ARSS innesmodul ATA T ATA IN nästa operationskod flaggvärden styrsignaler LA OA LB OB AL L IR Instruktionsregister (IR) operationskod reset Styrenhet Figur 735 ataväg med styrenhet