Finn rätt information om EMC. DEL2 TEKNIK Nr augusti BRANSCHTIDNINGEN FÖR NORDENS ELEKTRONIKER. Europakommissionen

Transkript

1 DEL2 TEKNIK Nr augusti BRANSCHTIDNINGEN FÖR NORDENS ELEKTRONIKER Lågpris EDA för full custom Sid 32 Alltid INLEDAREN aktuellt En konstruktör av idag står ofta inför många frågeställningar. En smart lösning kan visa sig vara omöjlig av många anledningar. Att produkten stör annan elektronik kan vara en. Men idag är det också populärt att tänka på produktdesign. Att kapsla in en konsumentprodukt i genomskinlig hårdplast i glättiga färger med blinkande dioder kan tyckas häftigt. Men när den stör ut all övrig elektronik i hemmet är konsumenten kanske inte lika imponerad längre. Plast och plexiglas skärmar knappast. EMC-verifiering och CE-märkning är som tidigare tillverkarens ansvar. En importör får heller inte sälja en icke EMC-godkänd produkt i Europa, något som bl a krävs för en CE-märkning av elektronikprodukter. Men vad innebär då CE-märkning? SWEDAC har nyligen låtit genomföra en undersökning om kunskapen om CE-märket bland konsumenter och i handeln i Sverige. Av 756 tillfrågade visste 35 procent över huvud taget inte vad CE-märket innebär och av dem som känner till märket tror en majoritet att CE-märket betyder att en myndighet testat produkten. Vi har besökt Svenska EMC Lab AB och pratat EMC i allmänhet, lite om förestående ändringar i dagens direktiv och även behov av information. Vi har även två mycket intressanta artiklar om effektiv skärmning av medicinsk utrustning och om testmetoder. Dessutom här intill en mycket förklarande artikel som reder ut begreppen om organisationer, nordiska myndigheter och standarder. Häri finns även en utmärkt lista över de viktigaste standarderna att beakta. Går gärna in på comm/enterprise/electr_equipment/ emc/revision/ Där får man veta lite mera om vilka förändringar som är på gång på området inom EU om något eller några år. JONAS KARLSSON INNEHÅLL: Störning/avstörning SID Finn rätt info om EMC SID 21 Effektiv skärmning SID 24 Skärp marknadskontrollen! SID 26 Testmetoder för störning SID 28 Strålning påverkar FPGA SID 35 ASIC/ASSP SID Automatisk layout tillräcklig SID 30 Optimera celler SID 31 Billiga Full custom-verktyg SID 32 Direktmappad syntes SID 34 Chip Scale Package i plast SID 35 Högnivå systemlösning SID 36 Mjuka minnesfel SID 37 Att hitta information om EMC-kraven (Electro Magnetic Compatibility), och att finna lösningar för att bemöta dessa, är oftast komplext och svåröverskådligt. Jörgen Duvald Christensen och Jörgen Leijon från DELTA (Dansk Elektronik, Lys og Optik), som länge arbetat med tester och rådgivning inom området, reder här ut varifrån krav och standarder inom EMC-området kommer. Tillverkare, exportföretag och importörer av elektronisk och elektrisk utrustning stöter på en lång rad krav och standarder runt EMC. Förutom de krav som verkligheten ställer på en produkt så finns det huvudsakligen två källor till EMC-krav: Den ena är den egna verksamhetens kunder. De önskar väl fungerande produkter, som uppfyller givna EMC-krav för den egna branschen. Dessa marknadskrav är en del av dialogen mellan företag som handlar med varandra, när t ex Mærsk, Ericsson eller Scania ställer krav på sina underleverantörer. Finn rätt information om EMC Den andra är myndigheter och organisationer, som har till uppgift att ställa samhällsövergripande krav och krav för den egna organisationens medlemmar. Några myndigheter ställer generella EMCkrav som gäller för alla elektroniska och elektriska produkter. Andra, t ex Banverket Europakommissionen De generella EMC-kraven för EUs 25 medlemsländer anges och beskrivs via EMC-direktivet, som sedan införts som nationella bestämmelser i de enskilda medlemsländerna. Beviset på att bl a E-nytt SID 39 Tema: ASIC/ASSP Sid Deltas har ett avancerat EMC-center i Västerås, liksom i Hörsholm och Them i Danmark. i Sverige, ställer krav för utrustning inom ett specifikt användningsområde. De flesta av de viktigaste kravställarna finns presenterade nedan. Till dessa finns dessutom nationella myndigheter eller organisationer i nästan varje respektive land. EMC-kraven är uppfyllda för en produkt är CE-märket, som är obligatoriskt för en lång rad produkter. Dessa krav syftar bl a till att säkra fri rörelse av varor inom den europeiska marknaden. electr_equipment/emc/index.htm forts på nästa sida

2 STÖRNING/AVSTÖRNING Test&Mät/Produktion Finn rätt info om EMC Nordiska standarder Nordiska myndigheter VCCI VCCI (Voluntary Control Council for Interference from Information Technology Equipment) upprättades av japanska industriorganisationer på uppmaning av den japanska regeringen. I motsats till i USA har denna inte tvingande myndighetskrav i Japan, men få produkter kan i praktiken marknadsföras utan att ha VCCI-märket som bevis på att de uppfyller de frivilliga EMC-kraven. EMC-standarder En lång rad EMC-standarder ger en kravbild för tillverkare och importörer. Standarderna visar hur man uppfyller länders och regioners EMC-krav och även hur EMC-tester skall utföras. Standarder är frivilliga, men de kan göras obligatoriska genom direktiv och föreskrifter. FCC FCC (Federal Communications Commission) är den myndighet i USA som bl a ställer krav på tilllåten utstrålning från alla former av elektronisk utrustning. Utrustning som skall marknadsföras och säljas i USA skall märkas så det tydligt framgår att den uppfyller gällande EMC-krav. Vidare skall det framgå av den medföljande tekniska manualen att den uppfyller relevanta EMC- standarder. FCC kan jämföras med Post- och Telestyrelsen i Sverige, IT- og Telestyrelsen i Danmark, Post- og Teletillsynet i Norge eller Kommunikationsverket i Finland. CENELEC CENELEC är den europeiska organisationen för elektroteknisk standardisering. TC 210 är huvudkommitté för det europeiska EMC-standardiseringsarbetet. Kommittén är ansvarig för generiska standarder och vissa produktfamiliestandarder som används tillsammans med överensstämmelsedeklaration i samband med EMC-direktivet. Andra kommittéer (TC) utfärdar standarder för specifika produkter/-områden. Alla CE- NELEC standarder ges ut som EN-standarder och är försedda med ett DoP (Date of Publication) datum och ett DoW (Date of Withdrawal) datum, detta för att säkra spårbarhet tillbaka i tiden vid eventuella motstridheter i standarderna. Tiden mellan DoP och DoW sätts normalt till 3 år. Under denna tidsperiod kan man fritt välja om man vill använda den nya standarden eller ej. Standarderna harmoniseras och görs därmed legala (lagmässigt krav) i och med att EU-kommissionen publicerar standarden i en Official Journal. Efter detta är det DoW datumet som anger när den nya standarden träder i kraft. Tillverkarna har alltså en övergångsperiod, där de kan anpassa sina produkter till den nya standarden. IEC IEC (International Electrotechnical Commission) är den internationella organisation som utarbetar standarder för elektronik och relaterade ämnesområden - där ett av dem är EMC. Här liksom inom CENELEC utförs arbetet i tekniska kommittéer (TC) och motsvarigheten till TC 210 inom CENELEC är inom IECs regi TC 77. Dock befattar sig denna kommitté bara med generiska immunitetsstandarder, i och med att alla emissionskrav istället ligger hos CISPR, som är en speciell organisation inom IEC som arbetar med radiostörningar. Danmark Dansk Standard (DS) deltar i det europeiska och internationella standardiseringsarbetet på EMCområdet. Arbetet görs i Dansk Standard (DS) i två danska standardiseringsutskott, S-650 och S En rad andra utskott arbetar med produktstandarder. Sverige Sammanhållande för standardisering inom EMC-området i Sverige är Svenska Elektriska Kommissionen (SEK), medan ITS har hand om telekommunikations-standardisering. Standarder kan köpas från Swedish Standards Institute (SIS). CISPR CISPR (The International Special Committee on Radio Interference) utarbetar standarder som har som målsättning att motverka olika typer av radiostörningar samt att säkra radio- och TV - kommunikationen. CISPR arbetet utförs i underkommittéer, som är indelade efter störningstyp och applikationsområde. Exempelvis görs arbetet kring störningar från ISM apparater i CIS B, och från synkronmotorer, tyristorer och triacs samt klickstörningar i CIS F (Household appliances), medan arbetet med störningar från IT-utrustning görs i CIS I. Den tekniska kommitté som heter CIS A specificerar nödvändig mätutrustning och ställer krav på mätplatser samt gör beräkningar på mätosäkerhet. CISPR standarderna ges ut som publikationer. CIS A publicerar och ansvarar för CISPR publikation 16, där alla tekniska specifikationer är listade. cis.htm Norge Norges StandardiseringsForbund (NSF) har ansvaret för överordnad styring och koordinering av standardiseringsverksamheten i Norge. EMC-området sorterar under Norsk Elektroteknisk Komitè (NEK). Finland I Finland sorterar EMC området under Finnish Electrotechnical Standards Association (SESKO). SESKO är medlem av Finnish Standards Association (SFS), som i sin tur bl a ansvarar för publicering av nationella standarder från en mängd branschorganisationer. ETSI ETSI (European Telecommunications Standards Institute) utarbetar standarder för telekommunikationsområdet - inklusive EMC. Tillverkare av radioutrustning, utrustning för trådlös kommunikation eller teleterminalutrustning skall söka efter sina standarder hos ETSI, som ger ut dem under namnet ETS standarder. ANSI ANSI (American National Standards Institute) är USA s största standardiseringsorganisation och ger ut EMC standarder av stor betydelse for den amerikanska marknaden. Liksom EU-kommissionen gör standarder till legala krav genom att referera till EN-standarderna, gör FCC standarder till legala krav genom att referera till ANSI. Standarderna beskriver också mätutrustning och testförfarande. Det är närmast en nationell utgåva av CISPR publikationerna eller omvänt är CISPR en internationell utgåva av ANSI, då USA är en av de drivande krafterna i CISPR arbetet. IEEE IEEE (Institute of Electrical and Electronics Engineers) är en fackorganisation, som internationellt har mer än medlemmar. IEEE ger ut standarder om bland annat EMC. IT- og Telestyrelsen IT- og Telestyrelsen är en del av Ministeriet for Videnskab, Teknologi og Udvikling. De danska EMC-bestämmelserna sorterar under denna myndighet. Det är också denna som utför marknadskontrollen, som skall säkra att alla produkter är CE-märkta och uppfyller gällande EMC-krav. Tillverkaren eller dennes representanter (t ex importören) skall kunna presentera en överensstämmelsedeklaration, som skall finnas tillgänglig för Telestyrelsen. Post- och Telestyrelsen och Elsäkerhetsverket I Sverige utfärdar Elsäkerhetsverket elsäkerhets- och EMC-föreskrifterna. Verket utför även en stor del av marknadskontrollen av att föreskrifterna efterlevs. För radio och teleutrustning utför Post- och Telestyrelsen (PTS) kontrollen. Post- og Teletillsynet och Produkt- og Elektrisitetstilsynet I Norge finns en liknande uppdelning som i Sverige med Produkt- og Elektrisitetstilsynet som ansvarig för EMC, medan all telestandardisering och kontroll sorterar under Post- og Teletilsynet (PT), som även är norsk representant i ETSI (European Telecommunications Standards Institute) och ITU (International Telecommunication Union). Kommunikationsverket och Säkerhetsteknikcentralen Även i Finland finns två myndigheter som sköter EMC-frågor. Säkerhetsteknikcentralen (TUKES) har ett övergripande ansvar för produkter och EMC och Kommunikationsverket svarar för övervakning och bestämmelser för EMC för radio- och teleutrustning. De viktigaste standarderna De viktigaste standarderna att känna till för EMC intresserade är: EN Immunitetskrav för utrustning som används i hemmiljö, kontorsmiljö och lätt industrimiljö. EN Immunitetskrav för utrustning som används i industrimiljö. EN Emissionskrav för utrustning som används i hemmiljö, kontors miljö och lätt industrimiljö. EN Emissionskrav för utrustning som används i industrimiljö. EN Nätharmoniska övertoner. EN Mätning av spänningsfluktuationer och flimmer. EN Emission från ISM-utrustning. EN Emission från radio- och TV-apparater. EN EN EN EN EN EN EN FCC Part 15 MIL-STD Emission från hushållsapparater. Immunitet för hushållsapparater. Immunitet för radio-och TV-apparater. Emission från IT-utrustning. Immunitet för IT-utrustning. Generisk EMC-standard för telenätverksutrustning. Generisk EMC-standard för radioutrustning. Emission från IT-utrustning och»low power devices«. 461/462 EMC krav för militär utrustning. De harmoniserade standarderna som hör ihop med EMC-direktivet finns på webbadressen: reflist/emc.html 22 ELEKTRONIK I NORDEN 12/2004

3

4 STÖRNING/AVSTÖRNING Test&Mät/Produktion Effektiv skärmning av medicinsk utrustning Ett nytt material, kallat Ecoplate, kombinerar möjligheterna med en flexibel formgivning hos plasthöljen med effektiv skärmning, likt metallhöljen eller metalliserad plast. Billy Sheedy, Applications Engineer, Chomerics Europé beskriver här tekniken. Numera används komplex elektronisk utrustning i medicinska tillämpningar. Utrustningarnas tillförlitlighet är av yttersta vikt eftersom sjukvårdspersonalen förlitar sig på utrustningarnas funktion för att på ett effektivt sätt kunna behandla patienterna. Förutom att vara hållbara måste elektroniken inuti fungera stabilt. För detta måste utrustningen skyddas från och vara motståndskraftig mot elektromagnetiska störningar, även kallade EMI (Electromagnetic Interferernce). Metallinkapsling ger bra skydd mot EMI men de flesta utrustningar är kapslade i plastlådor för att få ner kostnad och vikt och för att större flexibilitet beträffande formgivningen. Det finns ett flertal metoder för att metallisera plast men de är ofta förknippade med en del nackdelar. Det har dock utvecklats nya material och appliceringsmetoder som eliminerar problemen och som också ger en del fördelar. MEDICINSK UTRUSTNING De förmodligen vanligaste önskemålen på medicinsk utrustning är hög tillförlitlighet, en mångfald funktioner och att de enkelt skall kunna flyttas. Framstegen inom elektronikteknologin har gjort det möjligt att utveckla produkter som rymmer många funktioner i litet utrymme. Detta har blivit möjligt genom att integrera många tidigare separata Att använda plast i stället för metall ger avsevärda fördelar: större frihet vad gäller formgivning och lättare. Chomerics material och process Ecoplate ger nödvändig skärmning. funktioner i en integrerad krets och genom att batteriteknologin har givit högre energitäthet i batterierna. Dessa positiva teknologiframsteg har dock en nackdel; komplex digital elektronik känsligare för elektromagnetiska störningar från annan elektronisk utrustning, och då speciellt kommunikationsenheter. Utan effektiv skärmning kan detta resultera i att utrustningen blir instabil och det kan uppstå allvarliga problem om utrustningen visar felaktiga data. Äldre medicinsk, elektronisk utrustning var ofta monterad i ventilerade metallådor för att elektroniken skulle kunna kylas av luftflödet i lådan. Men det förde också med sig att det kunde komma in damm och skräppartiklar som kunde skada elektroniken. Metallådor är också tunga och gör utrustning besvärlig att hantera. De är inte heller lätta att få estetiskt tilltalande och ergonomiskt anpassade. Plastlådor, ofta gjutna, är vanliga nu för tiden. Orsakerna är många; plast är lätt, starkt och kan enkelt ges en god design. Täta gjutna plastlådor ger mycket gott mekaniskt skydd för utrustningen och kan utformas så att kretskort och andra detaljer lätt kan monteras. Men för att plastlådor skall kunna användas för medicinsk utrustning måste EMI och termiska problem kunna bemästras. Obelagd plast ger inget EMIskydd mot känslig elektronik och helt täta lådor ger dålig kylning av tätt packad elektronik med hög värmeutveckling. ETABELERADE BELÄGGNINGSTEKNIKER Befintliga processer för att åstadkomma en effektiv EMI-barriär på plastlådor är att applicera le- Skärmpackningar med dubbel elastomer Några viktiga fördelar: Problem med silver Vanguard har lösningen! Jämför med andra alternativ 24 ELEKTRONIK I NORDEN 12/2004

5 STÖRNING/AVSTÖRNING dande färg, vakuumdeposition eller plätering. Var och en av dessa processer har sina fördelar men också nackdelar då goda prestanda medför höga kostnader. Ledande färg är förvisso relativt ekonomisk men ger inte särdeles god skärmning eftersom den innehåller ett icke-ledande polymerbindmedel som ger ickeledande fickor i färgen. Ledande färg har ofta varierade tjocklek och kan efterlämna droppar samt att det finns risk för att den inte täcker helt. Plätering ger god EMI-skärmning men är tämligen dyrt både när det gäller ställkostnader och material. Ur miljösynpunkt är inte heller plätering särdeles lyckad eftersom tekniken använder lösningsmedel som är vådliga och svåra att göra sig av med efter användning. Vakuummetallisering är inte heller en god metod eftersom behövlig utrustning är dyr och processtiderna långa. Processen kräver dessutom goda kunskaper för att resultatet skall bli reproducerbart. LEDANDE INOM ESD-SKYDD Info om produkter & utbildningar på vår websida Tel fax REN METALLBELÄGGNING Bland de senaste teknikerna för EMI-skärmning av plastlådor är Chomerics material och process ECOPLATE. Materialet kan också anbringas på metall om så skulle behövas. Processen anbringar en legering av 80 procent tenn och 20 procent zink och är helt automatiserad. När det gäller skärmegenskaperna är de lika goda som när man använder plätering. Chomerics process är billigare (mellan 10 och 40 procent beroende på tillämpning) och är snabb vilket gör den väl lämpad för såväl små som stora produktionsvolymer. Dessutom är den miljövänlig eftersom den inte använder lösningsmedel eller andra svårbemästrade substanser. Materialet atomiseras och sprutas på med kontrollerad hastighet, partikelstorlek och temperatur i en av Chomerics egenutvecklad robotprocess. Kombinationen av materialets låga smältpunkt och processens egenskaper gör att det smälta materialet nästan omedelbart stelnar för att inte åstadkomma skador på även tunna plastdetaljer. Det resulterande skiktet kan vara så tunt som 12,5 µm och ha mycket låg porositet och oxidation. Någon efterbehandling behövs inte. Innan materialet anbringas blästras detaljerna för att rugga upp ytan så att det sprutade materialet skall fästa bra och få lång livslängd. En luftstråle med högt tryck blåser rent så att inget löst material blir kvar och förorenar skärmmaterialet. En tunn metallbeläggning på insidan av plastlådan kan också medföra förbättrade termiska egenskaper. Beläggningen ger effektiv värmespridning och förhindrar värma punkter i lådan vilket totalt kan resultera i lägre arbetstemperatur. Lägre temperatur ger normalt ger längre livslängd och bättre prestanda på enheten. Simulerade tester som Chomerics utfört visar att halvledare i sluten plastlåda med metallisering har 30ºC lägre arbetstemperatur än en låda utan metallisering. Med nya tåliga massor har plast tagit över från metall som kapsling av elektroniska utrustningar. Ekonomiska, effektiva beläggningsmaterial kan ge plast en del av de goda egenskaperna som gick förlorade när man övergav metallådor och göra det lättare att konstruera tillförlitligt medicinska utrustningar. SHUET HAN TSUI, CHOMERICS EUROPE Ecoplate Metalliserad färg Plätering Materialkostnad Lägsta utrustningskostnad Minsta miljöpåverkan Bästa repeterbarhet Effektivaste skärmning Kortaste processtid Långtidseffektivitet Totalkostnad Good is not enough Världsledande elektronikproduktion Ligg steget före dina konkurrenter Mer information på Vacuumdeponering ELEKTRONIK I NORDEN 12/

6 STÖRNING/AVSTÖRNING Test&Mät/Produktion Marknadskontrollen måste skärpas! EMC-kraven efterlevs inte alltid. Hans Östergren vid svenska EMC Lab AB efterlyser en informationskampanj riktad till svenska företag om de direktiv och regler som gäller med avseende på elektromagnetisk kompatibilitet (EMC). Hans menar vidare att marknadskontrollen bör skärpas i Sverige. Kanske borde vi ta efter danskarnas arbetssätt där myndigheten med kontrollansvar för EMC stämt företag inför domstol som inte uppfyller kraven. Detta har givit området en relativt stor uppmärksamhet. Mätningar av utstrålade elektromagnetiska fält utförs i en byggnad helt uppförd i trä.. Den mäter meter, har en takhöjd av 10 meter, och är med sitt jordplan på 6 24 meter en utmärkt lokal för frifältsmätningar oberoende av väder och vind. Hans Östergren vid Svenska EMC Lab AB är kritisk till Elsäkerhetsverkets bristande information till Sveriges tillverkare och importörer av elektronikutrustningar. Vid Svenska EMC-Lab i Karlskrona finns även ett antal skärmrum i varierande storlekar och för olika typer av EMC-mätningar. Bland annat ett med HF-absorbenter för mätningar upp till 18GHz och som uppfyller kraven i EN samt MIL-STD 461/462. Svenska EMC Lab AB startade sin verksamhet 1994 i Karlskrona i södra Sverige. Idag har företaget 3 medarbetare och har tack vare de goda landsvägsförbindelserna till Skåne och Danmark möjlighet att attrahera kunder från de södra regionerna i Norden. Hans Östergren är företagets grundare och vd och har en hel del synpunkter och åsikter om hur EMC-problematiken hanteras i Sverige. Inte minst gäller det myndigheternas agerande. Hur ser marknaden ut för Sveriges ackrediterade EMCmätplatser? Om inte alla så har de flesta märkt av en nedgång. Många elektronikföretag har skurit ner på sin budget de senaste åren vilket förstås även lett till en nedgång på test- och verifieringsområdet. Bland de större företagen finns idag en ganska god EMC-mognad men vi upplever nog att även dessa företag, åtminstone inom vissa branscher, har dragit ner farligt mycket. Det går inte att enbart förklara nedgången till en ökad EMC-medvetenhet och de senaste årens utflyttning av produktion till lågkostnadsländer. NYTT DIREKTIV KOMMER Ett uppdaterat EMC-direktiv är på väg att introduceras i Europa. Hur väl tycker du att direktivet är utformat? Direktivet är fortfarande endast ett förslag. EU satsar på ett godkännande någon gång under nästa sommar och hur det slutliga förslaget kommer att utformas är alltså inte klart ännu. Arbetsgruppen som tagit fram förslaget har arbetat med ambitionen att det inte skulle behövas någon förklarande guide till direktivet men jag anser att det fortfarande finns en del oklarheter och misstänker därför att även detta direktiv kommer att behöva en förklarande guide. Vilka är de huvudsakliga förändringarna mellan det gamla och nya direktivet? Direktivet stipulerar att man bör använda standarder som är harmoniserade mot direktivet men som ger öppningar för att även andra tillämpliga standarder kan användas. I förslaget ställs det krav på att tillverkaren/ importören måste kunna presentera ett tekniskt underlag även vid verifiering mot en harmoniserad standard. Det har inte tidigare krävts och bör underlätta Elsäkerhetsverkets kontroller på dokumentnivå. I appendix 1b, i direktivet, framgår också att leverantörens tillverkningsprocess måste uppfylla kraven. Det innebär att det kan krävas en förnyad verifiering av en redan godkänd produkt vid förändringar i processer och metoder i tillverkningsfasen. Förslaget innehåller även en precisering av EMC-kraven med avseende på installationer. Förslaget innehåller en övergångsperiod på 30 månader efter att direktivet godkänts inom den europeiska unionen. Hur kommer den tillverkande elektronikindustrin att påverkas? Först och främst kommer Elsäkerhetsverket att behöva uppdatera sin författningssamling och Post- och Telestyrelsen (PTS) att göra motsvarande uppdatering av föreskrifter avseende radio- och teleterminalutrustningar vilket är deras ansvarsområde. Dessa uppdateringar kommer att ske mot en ny svensk EMC-lag som blir resultatet när direktivet godkänts. Hur lagen, och i sin tur föreskrifterna påverkar enskilda tillverkare är nog individuellt. Det kommer krävas en genomgång av vilka standarder man verifierat mot och vad den nya standarden säger. Eventuellt kan det alltså krävas vissa kompletterande tester för att produkter skall få fortsätta att säljas efter övergångsperiodens slut. Klart är att gamla tillverkningsdeklarationer måste uppdateras mot de nya föreskrifterna när övergångsperioden är över. De stora elektronikföretagen kommer nog att hantera förändringarna på ett bra sätt då EMC-mognaden här är god. Värre kan det vara för mindre företag och importörer som saknar relevanta kunskaper redan idag. Att informationen EMC från myndighetshåll är dålig har framförts från flera håll. Vilka förändringar behövs? Jag efterlyser att Elsäkerhetsverket tar sitt ansvar för en bred informationskampanj, till exempel genom en kortfattad EMC-guide som beskriver vad som gäller. Till exempel borde Elsäkerhetsverkets EMC-föreskrift ELSÄK-FS2003: 2 vara betydligt mer känd än vad som är fallet idag. Tyvärr finns det många företag som endast betraktar EMC-verifieringar som en besvärande kostnad och inte ser till dess fördelar. I jämförelse med till exempel vitvaruindustrin där verifieringar ofta görs på betydligt strängare krav än vad föreskrifterna stipulerar, vill andra elektroniktillverkare av kostnads- 26 ELEKTRONIK I NORDEN 12/2004

7 STÖRNING/AVSTÖRNING Nya EMC-direktivet förändras marginellt Elsäkerhetsverket, som varit involverat i arbetet med det nya direktivet, ser inte att några stora förändringar behövs. Elsäkerhetsverket är den svenska myndighet som utövar marknadskontroll avseende elektromagnetisk kompatibilitet (EMC) som inte faller inom Post- och Telestyrelsens ansvarsområde. Myndigheten har varit involverat i utarbetandet av det reviderade EMC-direktiv som nu finns som utkast och som troligen kommer att klubbas igenom inom EUs beslutande organ nästa år. Enligt Elsäkerhetsverket kommer det reviderade direktivet inte innebära några stora förändringar enligt dagens direktiv. Vi ser inte att några större ändringar behöver införas i de svenska föreskrifterna. Visst kommer vi att behöva göra vissa uppdateringar men vi ser dem som marginella, säger Ingvar Enqvist enhetschef för produktsäkerhet vid myndigheten. Marknadskontrollen sker idag främst avseende emission. Området immunitet har Elsäkerhetsverket mer eller mindre släppt. Som vi ser det är det främst emissionsproblematiken som är viktig. Brister i immunitet kan förstås vara allvarliga om till exempel maskiner kan komma att störas så det hotar personsäkerhet men i Sverige har vi inte haft en enda olycka de senaste 10 åren som kan härledas till en störning relaterat till EMC och dess immunitetskrav. Faktum är att just immunitetskraven länge var exkluderade i det uppdaterade direktivet men fördes åter in i slutet av revideringsarbetet. Det är däremot viktigt att påpeka att tillverkaren har det fulla ansvaret om en olycka kan härledas till brister relaterade till direktivets immunitetskrav. Kommer Elsäkerhetsverket att gå ut med en bred informationskampanj? Nej. Vi ser inget behov av det. För några år sedan hade vi ett samarbete med Nutek och Patent- och Registreringsverket för att informera nya företag om de regelverk som gäller. Kanske kommer vi att försöka med det igen nästa år när direktivet klubbats. För de större elektroniktillverkarna i Sverige ser vi inget behov för en informationskampanj. De har redan en god EMC-mognad och vet säkert var de skall söka information om nya direktiv och regler. TILLRÄCKLIGA MÖJLIGHETER Vad har då Elsäkerhetsverket för möjligheter att agera mot tillverkare och importörer som inte uppfyller kraven enligt EMC-direktivet och dess föreskrifter och hur sker marknadsbevakningen? Vi anser att dagens möjligheter till sanktioner är tillräckliga. Vi kan besluta om återkallande av produkter med vite och om så inte sker, böter och i extrema fall fängelsestraff. När det gäller marknadsövervakningen har våra medarbetare erfarenhet av vilka typer av utrustningar som kan medföra problem. Samtidigt har vi ett väl utvecklat nätverk där vi informerar varandra över nationsgränserna om misstänkta produkter. Vidare publicerar vi information om produkter som inte uppfyller kraven och som alltså inte får säljas på marknaden på vår hemsida. En faktor som Elsäkerhetsverket måste beakta är att om en produkt, som tagits in för verifiering, skulle uppfylla kraven får myndigheten stå för samtliga kostnader. Håller produkten inte måttet får däremot tillverkaren/ importören betala för kostnaderna. Det är därför viktigt för myndigheten att koncentrera sig på produkter som med stark misstanke inte uppfyller EMCkraven. Enligt myndigheten är det upp till 40 procent av de kontrollerade produkterna som inte uppfyller gällande EMC-krav. Ingvar Enqvist leder Elsäkerhetsverkets enhet för produktsäkerhet. skäl minimera sin provning. Vitvaruindustrin vet att returer från kunden inte enbart medför en kostnad utan även badwill. Att minimera returer och behålla ryktet som en pålitligt varumärke är moroten. Men i Sverige behöver nog även piskan skärpas genom en skärpning av marknadskontrollen. Hur ser du på de åtgärder som myndigheterna förfogar över. Är de tilllräckliga? Jämför vi med Danmark så är de sanktioner som Sverige tillämpar idag tandlösa. Danskarna har till exempel polisanmält företag som missköter sig. Därför finns ett helt annat fokus på EMC där. Ingen vill hamna inför rätta med vad det innebär med böter, dålig publicitet med mera. Förutom information och sanktioner, finns det andra synpunkter du har på svensk marknadskontroll? Jag upplever att Elsäkerhetsverket idag fokuserar på emissionskraven och mer eller mindre ignorerar kraven avseende immunitet. En apparat som inte klarar EMC-kraven på immunitet kan vara livsfarlig för till exempel en operatör inom processindustrin. Vilka är då de vanligaste bristerna ni hittar i er EMC-provning idag? De vanligaste felen är nog att emissionsgränserna inte innehålls hos digitala apparater. Vid utstrålad emission (fältstyrka) beror det oftast på att anslutna kablar strålar för mycket vilket förstås kan åtgärdas genom filtrering och skärmning. Vanligast är: Kabelskärmar är inte anslutna på ett korrekt sätt till apparathöljet. Det saknas HF-filter eller avkopplingskondensatorer vid apparatkontakter till oskärmade kablar. Nätfiltren är feldimensionerade eller till och med saknas helt. Dessutom är det ganska vanligt att ingående CE-märkta enheter uppfyller inte EMC-kraven för märkningen. Det är därför viktigt att hela apparaten verifieras mot standard. Med rätt insatser kan nivåerna sänkas så att en mycket god marginal till kravgränserna erhålls. Hur stor marginalen blir beror förstås på hur den enskilda apparaten är konstruerad men det kan röra sig om några db upp till db. Det finns fortfarande frekvensomriktare ute på marknaden som är CE-märkta men som inte innehåller EMC-kraven. Många minns nog Elsäkerhetsverkets punktinsats för några år sedan och det nedslående resultat som den marknadskontrollen gav. Tillverkarna borde ha lärt sig läxan vid det här laget. Kanske borde det vara aktuellt med en ny kontroll? Men även om kravbilden är klar för tillverkaren så kan det finnas andra, mer marknadsmässiga skäl till att inte uppfylla kraven. En utrustning som kräver skärmade kablar för inkoppling på till exempel på ett nätverk kan bli osäljbar om enheten inte kan kopplas in på befintligt nät. Om du kan ställa en, och endast en, fråga till Elsäkerhetsverket, vilken skulle då den vara? När tänker Elsäkerhetsverket på bred front informera svenska företag om dagens EMC-direktiv och regler och de förestående förändringarna? JONAS KARLSSON ELEKTRONIK I NORDEN 12/

8 STÖRNING/AVSTÖRNING Test&Mät/Produktion Fig 1. Kretslösning för sensor för lastceller. Fig 2. Frekvensdomänen kan undersökas med en FFT-analys av data på A/D-omvandlaren i fig 1. Testmetoder för störningskänsliga tillämpningar Fig 3. Störningar i tidsdomänen från kraftaggregatet i fig 1. Fig 4. FFT-analys som visar på störningar i kretsen trots att ingen signal går in I A/D-omvandlaren. Fig 5. FFT-analys som visar att instrumentförstärkaren överstyrs. Det är inte alltid lätt att hitta problem med signalintegriteten och speciellt inte utan bra verktyg. Tre grundläggande metoder gör det lättare att hitta de flesta problemen: frekvensanalys, tidsanalys och DC-analys. Det visar här Bonnie C. Baker, Microchip Technology Inc. När man skall lösa problem med signalintegriteten är det bra att ha tillgång till mer än ett verktyg när man skall undersöka ett system. Finns det en A/D-omvandlare i signalvägen behövs tre grundläggande analyser för att undersöka systemets prestanda. Alla tre utvärderar omvandlingsprocessen och hur den påverkar andra delar av kretslösningen. Verktygen svarar mot frekvensanalys (FFT), tidsanalys och DC-analys. Här skall vi visa hur man använder en eller alla tre för att lösa problem med störningar på matningsspänningen, överhörning på kretskortet och störningar i kretsarna. DC-signaler används för att undersöka noggrannheten i systemet. När man utvärderar offset- och gain-fel är det lättare att se vad det handlar om ifall man har insikt i orsakerna till signalklippning och absoluta mätfel. Genom att titta på differentiella och totala linjäriteten i ett system får man en god uppfattning av vilken signaldistorsion man kan förvänta sig över hela mätområdet. Om man däremot ser på tid och frekvens får man en annan bild av systemets beteende. Information i tidsdomänen kan visa på problem som signalmodulation eller avdrift över tid. Om inte information i tidsdomänen indikerar fel kan frekvensdomänen ge annan information. En undersökning av frekvensdomänen kan visa på påverkan från störkällor, matningsspänningen eller på fel på analoga eller digitala funktioner i signalvägen. Ofta används Fast Fourier Transform (FFT) för att utvärdera prestanda i frekvensdomänen i system med blandade analoga och digitala signaler. SENSORER FÖR LASTCELLER En typisk sensor för lastceller, enl fig 1, har en 12 bit A/Domvandlare (MCP3201). Här är lastsensorn (LCL-816G) kopplad som en motståndsbrygga. Matningsspänningen (VDD) spänningsförsörjer sensorn. När sensorn exciteras genereras en liten differentiell spänning mellan de två sensorutgångarna. Spänningen går till en instrumentförstärkare som är uppbyggd av två operationsförstärkare (A2 och A3 i den fyrdubbla MCP604) och fem motstånd. Signalen går sedan genom ett tvåpoligt lågpassfilter (A4, två motstånd och två kondensatorer) och därefter till en 12-bitars A/D-omvandlare (A4 i MCP3201). Den digitaliserade signalen går vidare till MCUkretsen (PIC16C621). Matningsspänningen (VDD) till kretsarna kommer från ett switchat kraftaggregat och en regulator med lågt spänningsfall (LDO). KRAFTAGGREGAT STÖR En vanlig källa för störningar i alla analoga konstruktioner är kraftaggregatet. En FFT-analys av utsignalen från kretslösningen i fig. 1 visas i fig. 2. Här representerar Y-axeln den digitala utnivån från A/D-omvandlaren. 0 db är fullt skalutslag för A/D-omvandlaren. Som synes är omvandlarens brusgolv c:a -115,9 db och de första störningarna ligger på c:a -82 db. Frekvensen visas på X-axeln. En mängd störningar visas på X-axeln. Den första kommer på 2 khz, den andra på dubbla frekvensen, den tredje på 3x frekvensen o.s.v. Dessa störningar är inte något man förväntar sig från en omvandlare utan insignal. Problemet är att hitta upphovet till dessa störningar. Om vi utgår från att omvandlaren inte genere- Fig 6. En representation i tidsdomänen av FFT-analysen i fig 5 visar att en av förstärkarna klipper signalen. 28 ELEKTRONIK I NORDEN 12/2004

9 STÖRNING/AVSTÖRNING rar dem själv kan man misstänka spänningen på referensingången eller matningsspänningen. Det är värt att notera att instrumentförstärkaren, spänningsreferensen och A/D-omvandlaren inte har några avkopplingskondensatorer och att utspänningen från lastcellen i stort sett är en likspänning. Det finns alltså ingen grundfrekvens som passerar genom kretsarna fram till MCU-kretsen. Men av fig. 2 synes det finnas en liten signal med frekvensinnehåll. Efter noggrann undersökning visar det sig att störningskällan som syns på FFT-analysen härrör från kraftaggregatet. Utgången från kraftaggregatet visas i fig. 3. Här ser man omedelbart att störningarna från kraftaggregatet kan vara orsak till de störningar som ses FFT-analysen enligt fig 2. I fig 3 är omvandlingsfrekvensen Hz eller 25 µs per omvandling. Y-axeln visar den digitala kod som kommer från omvandlarens utgång. Omvandlaren är en MCP3201 med 12 bit upplösning vilket ger 4096 möjliga värden. X-axeln visar antalet omvandlingar från omvandlaren i successiv ordning. En cykel behöver c:a 20 sampel för att fullbordas. Multiplicerar man 20 sampel med 25 µs får man tiden för en komplett omvandlingscykel till 500 µs. 500 µs motsvarar 2 khz viket passar väl in på FFT-analysen. Än så länge misstänker vi inte referensspänningen utan störningsbegränsningarna sätts in på kraftaggregatet. För att begränsa störningarna från kraftaggregatet lägger vi till avkopplingskondensatorer till kretslösningen. En kondensator på 10 µf placeras vid kraftaggregatet och fyra kondensatorer på 0,1 µf placeras så nära anslutningarna för matningsspänning på de analoga kretsarna och kretsarna för blandade signaler som möjligt. Dessutom placeras en induktor i serie med matningsspänningen till de analoga kretsarna. Med dessa förändringar är problemen lösta. STÖRANDE EXTERNA KLOCKOR Systemstörningar kan också komma från klockor eller digitala switchelement. Om denna typ av störningar är korrelerade till omvandlingsprocessen uppfattas de inte som störningar. Om de inte är korrelerade kommer de att framgå med en FFT-analys. Ett exempel på störning från en klockoscillator visas i FFTanalysen i fig. 4. Den använda kretslösningen är densamma som i fig. 1 men med avkopplingskondensatorer och serieinduktor. De små störningar som framgår av fig 4 kommer från en klocksignal på kortet. Man har i detta fall inte tagit hänsyn till koppling mellan ledare på kretskortet. Resultatet framgår tydligt av FFT-analysen. Problemet uppstår ofta om man placerar digitala ledningar (som från MCU-kretsens klocka) nära högimpediva analoga ledningar. I detta fall ger det nära avståndet parasitkapacitanser mellan ledningarna. Att göra om layouten kan lösa problemet. Emellertid kan sporadiska signaler som går nära varandra vara svårare att finna. Här kan en analys i tidsdomänen vara en användbar felsökningsmetod. Vi matar en 1 khz-signal på positiva ingången av instrumentförstärkaren i kretslösningen i fig 1. Signalen kan inte uppfattas som en signal från lastcellen i fig. 1 men används för att visa hur kretsar i början av den analoga signalvägen kan påverka resultatet. Kretslösningens prestanda under beskrivna förhållanden framgår av fig 5. Man bör observera att brusgolvet är betydligt högre i detta fall. Dessutom finns störningar med olika frekvenser som kan vara svåra att hitta. Ett lämpligt ställe att felsöka dessa problem är i signalvägen och undersöka hur varje del däri beter sig. Problemet i fig 5 kan spåras med en analys i tidsdomänen som visas i fig 6. Vid första anblicken ser signalen bra ut men vid närmare betraktade av den nedre delen ser vi en viss klippning av signalen. Detta inträffar i operationsförstärkaren. Lösningen är att byta förstärkaren till en med bättre offset och med inspänningsområde ner under matningsspänningen. I detta fall byter vi förstärkarna i fig 1 till Microchips MCP6024. Detta förbättrar offsetspänningen från ±2 mv till ±500 µv. BONNIE C BAKER, MICROCHIP TECHNOLOGY INC. Referenser Measurement/App_Notes/fft/ tech/ Crook, Cushing, April, 1998, Sources of Spurious Components in a DDS/DAC System, RF Design, pg28 Marven, Craig, Ewers, Gillman, A Simple Approach to Digital Signal Processing, John Wiley, New York ELEKTRONIK I NORDEN 12/

10 ASIC/ASSP Konstruktion/Systemkomponenter INLEDAREN ASIC på väg uppåt De senaste åren har domedagsprofetiorna duggat tätt. Kostnaden för att producera ASIC-kretsar skjuter i höjden så snabbt att nästan ingen längre har råd. Och förresten tar det så lång tid att konstruera och blir så dyrt att nästan ingen har råd med det heller. Men på sistone har de flesta bedömare fått lite bättre verklighetsförankring. De sanslösa NRE-kostnaderna som publicerats för de nyaste processerna är kraftigt överskattade. Dessutom går det utmärkt att använda de klart billigare processerna i klassen 0,25 och 0,18 µm. Och de höga konstruktionskostnaderna för stora blandade analoga/digitala konstruktioner i avancerade processer kanske inte spelar så stor roll. För det mesta går det alldeles utmärkt att lägga de analoga funktionerna på ett separat chip, som då inte har nytta av modernare processer än kanske 0,8 eller 0,5 µm. Om man till det lägger satsningarna på plattformsbaserad/ strukturerad ASIC, förbättrade verktyg och en allt vanligare RTL signoff framstår plötsligt ASIC-marknaden inte längre som någon krisbransch. Det finns gott om problem, men fortfarande är fördelarna med ASIC stora och på konsumentmarknaden översvämmas vi av nya ASICkretsar. Vi inleder den här gången med en intervju med Magmachefen Rajeev Madhavan. Han tror på ett effektivt helautomatiserat implementeringsflöde också för de mest avancerade processerna, vilket är intressant. Det skulle i så fall betyda dramatiskt minskade konstruktionstider från RTL ner till färdig krets. En följd av det bör bli större fokus på högnivåmetoder och en kraftig minskning av hela konstruktionstiden. GÖTE FAGERFJÄLL Automatisk layout blir tillräckligt bra Steget från RTL till färdig layout är idag både tids- och arbetskrävande. Men Magmachefen Rajeev Madhavan tror på ett automatiskt flöde också för de mest avancerade processerna. Om ett år räknar vi med att ha ett helt automatiserat flöde från RTL till färdig layout där vi med bara en knapptryckning hamnar maximalt fem till tio procent från en optimal konstruktion. Sedan årsskiftet har Magma lanserat en rad nya verktyg och företaget satsar nu hårt på att klättra uppåt i rankinglistan. Företagets vd, Rajeev Madhavan, siktar på en plats i den absoluta toppen och ett viktigt steg för att nå dit är att öka nivån av automation dramatiskt. Men förutsättningen för det är att verktygen måste kunna ta hänsyn till alla effekter samtidigt. Det går inte att göra kretsar utan att veta hur stor strömförbrukningen blir eller hur timingen ser ut. Problemet är bara att alla effekter påverkar varandra samtidigt och att man därför måste analysera alla effekter samtidigt. Det är mycket svårt. Den här typen av analys klarade inga av de traditionella EDA-företagen av. I praktiken måste man börja om från början och skriva helt nya verktyg. Det är alldeles för omstörtande för ett befintligt företag och för dyrt för ett nystartat företag, men vi hade tur. Vi startade Magma mitt under den värsta Internet-bubblan och det fanns förbluffande mängder av riskkapital. Vi fick in 130 miljoner dollar och kunde i och med det göra allt vad vi ville. Att få in den mängden riskkapital idag skulle vara helt otänkbart för ett företag i vår bransch. Magma har på senare tid köpt flera EDA-företag, men sättet att ta över verktygen är ovanligt. Mitt första tal till programmerarna på de företag vi köper brukar låta ungefär så här säger Rajeev Madhavan: Vi älskar er teknologi och er erfarenhet, men er nuvarande källkod är död från och med idag. Den måste nu skrivas om helt och hållet för att passa in i Magmas datamodell. SKRIV OM ALLT Från början utvecklade Magma alla sina program själva. Allt centrerades runt den egna datamodellen som gör det möjligt att låta de olika delverktygen dra nytta av varandras resultat och optimera många parametrar samtidigt. Men på senare tid har Magma också börjat att köpa in företag och verktyg utifrån. Innebär inte det en risk för att den gemensamma datamodellen faller samman och Magma blir ett konventionellt EDA-företag? Vi utvecklar fortfarande 90 procent av vår programvara, men dessutom köper vi företag på ett helt annat sätt än andra. Mitt första tal till programmerarna på de företag vi köper brukar låta ungefär så här: Vi älskar er teknologi och er erfarenhet, men er nuvarande källkod är död från och med idag. Den måste nu skrivas om helt och hållet för att passa in i Magmas datamodell. Det här är tufft och det kan ibland vara svårt för företagen att acceptera. Men jag är noga med att göra detta klart redan från dag ett. Vi köper inte företagens befintliga verktyg, vi köper deras teknologi. Många blir förvånade över att vi är villiga att lägga så mycket pengar på en total omskrivning. De verktyg vi köper är ju faktiskt färdiga och väl fungerande och skulle kunna säljas till kunder direkt. Men efter ett tag brukar de flesta inse att det finns fler fördelar än att få verktygen att fungera i vår datamodell. En total omskrivning innebär också att man kan ändar sådant som normalt inte går att rätta till med normala bugfixar. Ta till exempel CSI, som vi köpte. Vi behöll inte en rad av den gamla koden utan lät teknikerna skriva om precis allt. Vi var bara intresserade av idéerna, inte deras befintliga implementering. Dessutom skriver vi om vår egen kod med jämna mellanrum. Vårt placeringsverktyg har till exempel skrivits om totalt tre gånger. En viktig del av omskrivningen är att rensa upp i kod, plocka bort onödiga delar och effektivisera kod som är för lång eller ineffektiv. Fortfarande efter fyra till fem år har vi bara ungefär 1,3 miljoner rader källkod. På Ambit hade jag en miljon rader kod bara för syntes. Det finns förstås undantag, som Silicon Metrics. Deras verktyg har inget behov av att fogas in i vår datamodell och därför behöver koden inte skrivas om. Men annars måste teknologi som köps in vara lika väl integrerad som om vi själva hade utvecklat den. GOTT OM NYHETER Kombinationen av nyutvecklade verktyg och inköpta företag gör att Magma ökar takten i sina verktygslanseringar mycket kraftigt. Vi har fler nyheter som kommer ut andra halvåret i år än förmodligen under hela Magmas existens. Det är ovanligt intressant att vara entreprenör just nu. För ett par år sedan betraktades Magma som ett nystartat företag, med den risk som det innebär för att företaget skulle konkurreras ut eller köpas upp. Idag har företaget en stabil position och dagens försäljning skulle ge en årsomsättning runt 130 miljoner dollar. Men tittar man på orderingång hamnar vi snarare på 200 miljoner dollar och då talar vi bara om verktyg, inte om försäljning av IP eller andra sidoverksamheter. Det är fortfarande ett gott stycke kvar, men vi siktar på att bli en av de två stora i EDA-industrin. Det låter kanske aggressivt, men då skall man komma ihåg att vår försäljning bara kommer från de mest avancerade projekten i processer från 0,13 µm och nedåt. I det segmentet har vi minst 40 procent av marknaden. Tittar vi sedan på 90 nm har vi säkert 50 till 60 procent av marknaden. Att uppskatta marknadsandelar är populärt och resultaten brukar variera dramatiskt beroende på vem man pratar med. Men att Magma är med i kapplöpningen är helt klart. Företaget har också breddat sitt verktygsutbud kraftigt på senare tid. Vi har vid det här laget i stort sett alla verktyg som behövs i ett ASIC-flöde utom simulering. Det mesta har vi utvecklat själva. Magma har lagt stora resurser på att automatisera sitt konstruktionsflöde. Målet från början var att få ner antalet iterationer, helst få bort dem, men det slutgiltiga målet är ställt betydligt högre än så. Går det till och med att komma till ett flöde som är så automatiserat att allt från RTL till färdig layout görs med automatik? För ett år sedan skulle jag nog sagt att vi inte kommer att ha ett system där det räcker med att trycka på en grön knapp. Men idag är snarare frågan hur nära en optimal konstruktion man kan komma med bara en stor grön knapp. Faktum är att man nog kan komma så nära som fem till tio procent från en helt optimal konstruktion med ett helt automatiserat flöde. Den gröna knappen är alltså på väg att bli en realitet och det kan hända inom ett år. DAGS FÖR KISEL- KOMPILERING Grunden för Magmas layoutverktyg är fixed timing, en teknik där man på ett mycket tidigt stadium låser timingen och sedan väljer buffertar och drivlogik så att det hela fungerar. Det här innebär att varje cellbibliotek måste ha ett relativt stort antal celler med olika drivförmåga. Krav på lägre effektförbrukning och lägre läckströmmar har numera dessutom gjort det nödvändigt att ha celler med olika förspänning och olika drivspänning. Om man lägger samman alltsammans innebär det att ett komplett bibliotek måste ha många fler varianter av varje cell än tidigare. Ett sätt att hantera problemet, och samtidigt få bättre optimeringsmöjligheter skulle vara att syntetisera också cellbiblioteken. Det förutsätter förstås att man kan lita på de syntetiserade eller kompilerade grindarna, men vinsten för ett företag som Magma skulle vara stor. Vi kommer att ha syntetiserade grindar i verktygsflödet nästa år. Då har vi hela kedjan för något som liknar kiselkompilering. Jag har under lång tid talat om kiselkompilering och forskat i kiselkompilering och tiden är mogen nu. Men det kommer nog att ta två eller tre år innan vi får kunderna att ta steget över till kiselkompilering på allvar. Här talar vi inte om ett litet steg i evolutionen, utan om en revolution. Kiselkompilering borde innebära att man hoppar över syntesen till grindar och i stället går direkt till fysiska strukturer, men då skulle man tvingas att kasta bort alltför mycket av den teknologi som utvecklats de senaste åren. Jag tror inte att grindnivån kommer att försvinna helt. Snarare kommer vi att se någon form av hybrid. GÖTE FAGERFJÄLL 30 ELEKTRONIK I NORDEN 12/2004

11 ASIC/ASSP forts på sid 33 Optimera celler på transistornivå Digital ASIC-konstruktion består normalt sett av konstruktion på RTLnivå, syntes till grindnivå och fysisk layout med hjälp av standardceller eller någon form av grindmatris/strukturerad array/fpga. OPTIMERING Men all optimering måste inte göras manuellt. Det finns företag som specialiserar sig på att automatisera den här typen av optimering. Zenasis har till exempel ett verktyg som kallas ZenCell Factory. Det hjälper till både i analysen av vilka delar som bör optimeras och automatiserar en stor del av själva optimeringen. Vi utgår alltså från en konstruktion som redan är optimerad så långt som är möjligt med de befintliga standardcellerna. Först därefter går man med hjälp av vårt Ta till exempel en processorkärna säger Rob Roy från Zenasis. I ASIC-sammanhang är man glad att kunna få upp klockfrekvensen till ett par hundra MHz, men företag som Intel och AMD kan optimera konstruktionen för att få ut fem till tio gånger högre hastighet. Med standardceller blir mappningen från logiska grindar till fysisk implementering enkel. Varje grind finns som en färdiglayoutad och färdigverifierad standardcell. Konstruktören behöver inte bry sig om vad som händer på transistornivå, det arbetet är redan gjort. Men som vanligt finns en rad problem och invändningar. De mest uppenbara har att göra med analoga funktioner, klockdrivning, PLLer etc. Där måste man ofta gå ner på fullcustom-nivå. Men också de digitala delarna behöver ibland optimeras på ett effektivare sätt än vad som går att göra med ett standardiserat cellbibliotek. EGNA CELLER I princip är det här inte så svårt. Det är bara att identifiera de kritiska blocken, konstruera om dem med fullcustomteknik på transistornivå och byta ut grupper av standardceller mot de egna effektiva fullcustomblocken. I praktiken är förstås betydligt värre. Redan att identifiera vilka delar det är bäst att ersätta är svårt. Sedan gäller det att konstruera, verifiera, extrahera och kontrollera konstruktionsregler. Och så skall förstås det hela integreras med syntesverktygen och lite annat smått och gott. Ändå görs den här typen av optimeringar ganska ofta, helt enkelt för att vinsten kan vara så stor. Om fullcustomceller är skillnaden mellan att kunna genomföra en konstruktion eller inte så kan en hel del extraarbete vara vettigt. Ta till exempel en processorkärna säger Rob Roy från Zenasis. I ASIC-sammanhang är man glad att kunna få upp klockfrekvensen till ett par hundra MHz, men företag som Intel och AMD kanske klarar av att få ut en till två GHz från samma specifikation och i samma tillverkningsprocess. Det går ofta att nå dramatiskt bättre resultat, framför allt vad gäller klockfrekvens och effektförbrukning, om man kan optimera delar på transistornivå. ELEKTRONIK I NORDEN 12/

12 ASIC/ASSP Komponenter Full custom-verktyg till lågpris Tanner EDA är ett företag som har funnits med sedan åttiotalet, men med en relativt låg profil. Företaget har en komplett uppsättning verktyg för fullcustomkonstruktion på kisel och en del verktyg för standardcell-konstruktion. Verktygen används framför allt av analogkonstruktörer, men på senare tid har Tannerverktygen också blivit vanliga bland MEMSkonstruktörer. Den mest uppenbara skillnaden mellan verktygen från Tanner och motsvarande verktyg från andra EDA-tillverkare är priset. Tannerverktygen ligger ofta en faktor tio lägre i pris. Att ta fram analoga ASIC-kretsar behöver därför inte innebära jätteinvesteringar, varken i verktyg eller prototypkostnad. Analog ASIC görs ju oftast i ganska gamla geometrier, över 0,5 µm och där är prototypkostnaderna relativt måttliga. Om man jämför våra verktyg med till exempel Virtuoso-verktygen från Cadence så är de ganska lika, utom vad gäller priset säger John Tanner, vd och grundare. I praktiken väljer ofta företag att köpa ett eller ett par verktyg från Cadence och kanske tio verktyg från oss. Små och medelstora företag har i stor utsträckning gått över till våra verktyg för full custom-konstruktionen. Tanner-verktygen används i stor utsträckning i utbildningen. De är lätta att lära sig och det räcker med en ordinär PC-dator för att köra dem. Vi har haft lärare som berättat om hur de använt flera veckor av en tolvveckorskurs bara på att komma igång med Unix och Cadence-verktygen. Med Tannerverktygen kunde de börja konstruera chip efter bara ett par timmar och det var ju trots allt det som kursen gick ut på. Men det är inte enbart en fördel att konstruktörerna kan verktygen. Ibland jämför man dagens verktyg från Cadence med de Tanner-verktyg man använde för tio år sedan i skolan och då framstår förstås de nyare verktygen som betydligt bättre. Om man jämför verktyg från samma generation blir resultatet ett helt annat. De flesta ASIC-verktyg körs under Unix, men John Tanner, grundare av Tanner EDA, föredrar Windows. Det gör framför allt verktygen lätta att installera och använda. En nyinstallation eller uppdatering fungerar direkt. FÖREDRAR WINDOWS Tanner-verktygen körs numera genomgående på PC/Windowsplattform. Tidigare fanns versioner för Unix, men det visade sig bli mycket billigare att underhålla verktygen om de bara kördes på Windows. Enligt John Tanner finns en rad fördelar med att använda Windows-plattformen. Den kanske viktigaste är att verktygen blir lätta att installera och använda. De går att installera på vilken PC-dator som helst som kör Windows 98, Windows 2000 eller Windows XP. Nyinstallation eller uppdatering fungerar direkt. Det här är inte fallet för våra konkurrenter. Nästan varje installation eller uppdatering är en specifik kompilering. beroende på OS-version etc. Det gäller för övrigt också Linux, som marknaden verkar vara på väg mot. Det finns många olika versioner av Linux och det ställer till problem för programsupporten. Vi hoppas att Linux inte blir så populär att vi tvingas över till Linux, för då ökar våra supportkostnader. En annan stor fördel med Windows är att det gör det lätt för oss att ha många olika språkvarianter. Vi har idag stöd för kinesiska, japanska, ryska, italienska och en rad andra språk. Windows hanterar det på ett enkelt sätt. Det går att göra samma sak i Linux, men det är betydligt mera komplicerat. Windows har i och för sig en minnesbegränsning på tre eller fyra Gbyte, men ännu så länge är det ytterst få kunder som har problem med det. I slutet av året kommer dessutom Windows 64 och vi har redan framgångsrikt testat våra program på tidiga versioner av det operativsystemet. Om Linux får tillräckligt stor framgång kan vi snabbt porta över programmen, men vi tvivlar på att Linux blir så framgångsrikt i EDA-världen som många tycks tro. STARTADE I LITEN SKALA John Tanner startade Tanner EDA 1988, men historien börjar några år tidigare. I början av åttiotalet studerade jag på Caltech under Carver Mead. Som en del av vår utbildning konstruerade vi inte bara chip, utan skrev också verktyg för att konstruera chip. Vi förutsattes också arbeta minst en sommar i industrin. Det var för att undvika att vi fastnade i våra egna elfenbenstorn utan kontakt med verkligheten. De flesta sökte arbete hos något storföretag, men ett par kamrater och jag drog i stället igång ett eget företag. Tanken var att köra konsultarbete under sommaren och sedan sluta. Men det var så roligt och intressant och dessutom fick vi så många uppdrag att vi i Tanner-verktygen, till exempel TSpice, ser ut som vilka Windows-applikationer som helst. slutet av sommaren beslutade att anställa ett par personer heltid och fortsätta driva företaget. Vi kallade företaget STAC, vi startade 1983 och när jag hade min examen klar 1986 gick jag tillbaka in i företaget på heltid. En viktig del av arbetet på STAC var att konstruera ASICkretsar, men vi hade inte tillgång till alla de verktyg som vi var vana vid från Caltech. Därför tvingades jag skriva egna verktyg och de blev basen för Tanner Tools. STAC hade under tiden mer och mer glidit över till att utveckla verktyg för PC-datorn. Komprimeringsprogrammet Stacker, som automatiskt komprimerade data på hårddisken, blev en stor succé och Stacker sålde bra fram tills dess att Microsoft lade in en närmast identisk programvara i sina operativsystem. Det ledde för övrigt till en patentstrid, där Microsoft 1994 tvingades betala 120 miljoner dollar till STAC, men det är en helt annan historia. John Tanner tog 1988 med sig ASIC- och EDA-delen av verksamheten och startade Tanner EDA. Han var alltså inte med i Stacker-cirkusen. I stället fortsatte han att sakta och målmedvetet expandera Tanner EDA. Han utvecklade nya verktyg, förbättrade de existerande och undvek snabb tillväxt via riskkapital och företagsköp. Resultatet är att Tanner EDA finns kvar, medan många andra EDA-företag som startade runt samma tid är försvunna eller uppköpta. För några år sedan hade företaget vuxit till över 100 anställda och framtiden såg ljus ut. Men också Tanner EDA fick känna av Internetbubblan. Den ekonomiska nedgången slog till slut mycket hårt också mot oss och vi tvingades att avskeda över hälften av personalen. Jag trodde aldrig att det skulle kunna gå så illa och vi höll ut länge i hopp om att marknaden skulle vända, men till slut tvingades vi skära ner dramatiskt. Men idag går företaget mycket bra igen. Vi har ökat antalet anställda från 40 till 52 och vi känner att vi har kontroll över vår framtid. DRC-VERKTYG Tanner har hela tiden utvecklat nya verktyg. I år har företaget lanserat flera nyheter, bland annat var det i våras dags för ett av de viktigaste nya verktygen i företagets historia. De senaste månaderna har vi introducerat en rad nya verktyg. Först och främst har vi tagit fram HyperVerifyer, en hierarkisk design rule checker. Det är viktigt att ha ett hierarkiskt verktyg eftersom det snabbt kan verifiera celler 32 ELEKTRONIK I NORDEN 12/2004

13 ASIC/ASSP som replikeras kanske tusen gånger i en konstruktion. Ett verktyg som bara arbetar på en nivå, till exempel Dracula eller vårt gamla DRC-verktyg, måste sakta arbeta igenom varje instans och kommer att hitta tusen fel eftersom det inte känner till hierarkien i konstruktionen. Ett hierarkiskt verktyg är i de här fallen mycket snabbare, eftersom det bara behöver kontrollera en instans. Dessutom behöver det bara rapportera ett fel, vilket gör felsökningen mycket enklare. I det nya DRC-verktyget kan vi också hantera vinklar på 45 grader, vilket är viktigt för somliga. Dessutom kan vi direkt läsa in DRC-filer från Caliber och Dracula. Fördelen med det är bland annat att vi lättare kan samarbeta med andra verktygsleverantörer. Det nya DRC-verktyget hamnar i en helt annan prisklass än vad man är van att se från Tanner. Företagets layouteditor ligger på ca 5000 dollar, Lägger man till DRC (gamla varianten, men fortfarande med extract och LVS), Spice och schemaeditor hamnar man runt dollar. Det nya hierarkiska DRC-verktyget ligger sedan runt dollar. Vi var från början osäkra på om vi verkligen skulle kunna sälja ett så dyrt verktyg, men i jämförelse med konkurrenternas hierarkiska DRC-verktyg för flera hundra tusen dollar är det ju förstås ändå billigt. INTERAKTIVT Men även om det nya DRCverktyget är bra är det ändå bara något man använder i slutet av konstruktionen. Den som sitter och ritar behöver kunna verifiera att han följer konstruktionsreglerna under arbetets gång och därför har vi tagit fram ett interaktivt DRC-verktyg. Det kontrollerar inte alla regler, men hanterar de vanligaste reglerna som står för 90 till 95 procent av konstruktionsfelen. On line-drc har visat sig vara ett mycket effektivt sätt undvika fel. Sedan har vi vidareutvecklat schemabaserad konstruktion. Det innebär att man snabbt kan lägga in standardiserade funktioner utan att behöva rita om dem. På den här DAC-konferensen presenterar vi dessutom ett par viktiga nyheter. En av dem är en vertikal bipolär modell för kisel-germanium-konstruktioner. Tidigare kunde man bara göra layouten, men inte simuleringen i våra verktyg. Nu klarar vi allt från schemadriven layout till extraktion och simulering. Vi har också lagt in node highlight för att lättare hitta fram till fel i till exempel klockträd. För fullcustom-konstruktion är Tanner-verktygen ganska kompletta. Det finns också verktyg för digital standardcell-konstruktion, bland annat place&route, men verktygen är inte särskilt effektiva. De används framför allt av kunder som har stora analoga block och en relativt liten mängd digitala grindar. Vi tittar på möjligheterna att förbättra vårt place&route-verktyg. Idag finns ett mycket stort gap i mitten mellan våra enkla place&route-verktyg och de extremt dyra verktygen från företag som Cadence och Synopsys. Men att ta fram nya verktyg av den här typen kommer att ta tid. Man kan tro att ett företag som i stort sett bara arbetar med full custom-verktyg för analog konstruktion skulle arbeta på en minskande marknad. Men så är det inte alls enligt John Tanner. Andelen kretsar med inslag av analog ASIC verkar öka varje år. Senaste siffrorna jag hörde var att 70 procent av alla nya chip innehåller analoga delar. Dessutom gör de krympande geometrierna att effekter som tidigare var digitala nu blir analoga. Klockgenereringen är kanske den viktigaste delen, men RAM-celler, bildsensorer etc kräver full custom-teknik. GÖTE FAGERFJÄLL Optimera celler... forts från sidan 31 analysverktyg in och identifierar var det går att göra ytterligare optimeringar genom att byta ut grupper av standardceller mot applikationsspecifika celler. Verktyget kan snabbt generera en modell av de nya cellerna som visar hur stor vinsten kan bli. Verktyget genererar också nödvändiga biblioteksdata och information som behövs för att få de nya cellerna att fungera tillsammans med syntesverktyg och andra EDA-verktyg. Man kan se en konstruktion från olika nivåer; logisk, fysisk och transistornivå. Vi tar hand om alla tre nivåerna. Varje gång man väljer att generera nya celler måste man automatiskt göra layout och karakterisering och skapa gränssnittsinformation så att cellen kan betraktas ur alla olika synvinklar. Verktygen från Zenasis fungerar tillsammans med de vanliga konstruktionsflödena från till exempel Cadence. GOTE FAGERFJÄLL ELEKTRONIK I NORDEN 12/

14 ASIC/ASSP Komponenter Actel Altera Plattformsbaserad eller strukturerad ASIC ger lägre prototyp- och uppstartskostnader, men ställer delvis nya krav på syntesverktygen. John Gallagher och Jeff Garrison från Synplicity visar här hur syntesverktyg effektivare kan utnyttja färdiga strukturer i kretsarna och på det sättet ge ett mera optimalt resultat. Det finns i huvudsak två metoder när man skall syntetisera RTLkod: dels generisk mappning, och dels direkt mappning (specialanpassad syntes). Med den första metoden används allmänna algoritmer i ett verktyg där en storlek passar för alla, tillsammans med bibliotek som leverantörerna tillhandahåller för att göra konstruktionen korrekt för den specifika processteknologin och kretsen. Med den andra metoden, direkt mappning, används verktyg som direkt mappar till den specifika arkitekturen eftersom de har unika syntesalgoritmer för den aktuella arkitekturen. Båda metoderna har använts kommersiellt i flera år, och båda är tekniskt mycket väl utvecklade när det gäller stabilitet och möjlighet att extrahera resultat med god kvalitet. Men när det gäller att implementera RTL-kod i FPGAkretsar eller plattformsbaserad/ strukturerad ASIC finns det flera klara fördelar med att använda en syntesmetod med direkt (specialanpassad) mappning. ETT FÖR ALLT Historiskt sett ger generiska lösningar som biblioteksbaserade metoder användarna möjlighet att använda ett enda verktyg för att implementera sina konstruktioner, oavsett vilken teknologi eller leverantör som används. Detta åstadkoms genom att man först syntetiserar konstruktionen till celler i en generisk teknologi (primitiva celler). Denna första logiska struktur måste sedan återsyntetiseras (eller mappas om) med hjälp av leverantörsspecifik teknologiinformation från ett av leverantören levererat bibliotek (till exempel via.lib). HDL Source Code Fujitsu Xilinx LSI Logic NEC Rapid Chip ISSP Direktmappad syntes IBM I detta fall kan leverantören av syntesverktyget utveckla syntesfunktioner utan att ta hänsyn till specifika krav från ASIC- eller FPGA-leverantörerna eller skillnader mellan olika kretsar, och de kan utnyttja biblioteksinformationen till att återspegla skillnader i timing, effekt och signalintegritet mellan olika kretsleverantörer. Nackdelen med denna metod är att de prestanda man uppnår vad gäller timing och area blir lidande av att man inte kan utföra några optimeringar som kräver mer information än vad som finns i ett bibliotek. Man kan inte heller utnyttja de unika funktioner som kretstillverkaren har byggt in. Ett exempel: Vid implementering av en logikfunktion i en multiplexerad struktur (fabric) som NECs ISSP Structured ASIC kommer ett generiskt syntesverktyg att konstruera logiken utan att ta hänsyn till de asymmetriska fördröjningar som arkitekturen ger upphov till, och utan att använda vippor, inverterare och muxar enligt de specifika förhållanden som anges i ISSP, se fig 1. Slutresultatet blir en större och långsammare logikfunktion, jämfört med vad ett verktyg för direkt mappning skulle ha skapat. DIREKT MAPPNING Direkt mappning, eller specialanpassad syntes, har en annorlunda utgångspunkt än generisk syntes. Istället för att inledningsvis utveckla en teknologioberoende version av konstruktionen som sedan mappas om, skapar ett direktmappande verktyg en första logikstruktur som baseras på specialanpassade algoritmer och inbyggd kunskap om transistorstrukturen. Man blandar inte in någon andra syntes- eller ommappningsfas, eftersom verktyget tar hänsyn till den teknologispecifika informationen redan vid den första logikstruktureringen. På så sätt undviker syntesverktyget att skapa strukturer som inte är optimala för den specifika kretsen. Dessutom kan hänsyn tas till detaljerad information som routingberoenden och effekter av signalintegritet, vilket leder till att strukturen på grindnivå lättare kan kompileras vid utplacering och routing (eller bara routing om man använder fysisk syntes). Leverantörer av programmerbar logik differentierar sig från sina konkurrenter till stor Fig 2. Det går att utvärdera och använda den bästa kiselplattformen för applikationen, utan att behöva göra väsentliga ändringar av HDL-källkoden. del genom den underliggande arkitekturen hos logik- och routingstrukturer i en viss FPGAfamilj. Eftersom dessa kretsar är ytterst teknologispecifika måste verktygen för EDA-implementering, t ex för syntes, fysisk syntes, utplacerig och routing, optimeras för den specifika arkitekturen för att man skall uppnå maximala prestanda och effektivt utnyttjande av ytan. Detta skiljer sig från traditionell ASIC-logik, där de grundläggande grindarna och registren är ganska lika till sin struktur. Även om det kan vara fördelaktigt att utföra en viss avstämning med hänsyn till olika typer av ASICbibliotek, är det som regel inte nödvändigt att anpassa själva syntesalgoritmerna för varje leverantör. Så är inte fallet när det gäller FPGA och strukturerad ASIC. Det har visats i kommersiella FPGA-syntesverktyg att specialanpassad mappningsteknologi ger väsentligt bättre resultat både när det gäller kretsprestanda och utnyttjande av ytan, jämfört med generiska, biblioteksbaserade metoder. Strukturerade ASIC-kretsar har i hög grad samma krav som FPGA när det gäller syntes och fysisk syntes. Med andra ord: för att uppnå bästa resultat är det är viktigt att man under syntesen använder en specialanpassad mappningsteknologi som är medveten A "1" B Logiska funktioner av muxar *Ger assymetriska fördröjningar En NAND2 implementeras så här: * "A" kopplas till select * "B" kopplas till data "A" ser högre last * "A" till "Y" är långsammare än "B" till "Y" * Upp till 25 procent långsammare Fig 1. Specialanpassade syntesverktyg tar hänsyn till de unika egenskaperna hos leverantörens arkitektur, vilket gör att verktyget bättre kan optimera prestanda och utnyttjandet av ytan. Y om den underliggande programmerbara arkitekturen. Med en specialanpassad mappningsteknologi inuti syntesprocessen kan man uppnå högre prestanda genom att minska antalet logiknivåer i konstruktionen, vilket leder till förbättrade prestanda. En annan fördel med att använda specialanpassad EDA-teknologi för strukturerad ASIC, jämfört med cellbaserad, är i hur hög grad konstruktören måste styra syntesverktyget. Eftersom strukturerad ASIC innehåller både förkaraktäriserad basmetallisering och makroceller som är föroptimerade ger det många fördelar för syntesflödet. Wireload-modeller kan göras mer noggranna, floorplanning går lättare, IP-integreringen kan strömlinjeformas, minnen kan beräknas direkt ur RTL och implementeras automatiskt istället för att kompileras och instantieras, hänsyn kan tas till effektgrindar före syntesen och inte efter. I förlängningen gör strukturen hos en strukturerad ASIC att EDA-leverantören får möjlighet att specialanpassa sina verktyg så att de automatiskt tar hänsyn till sådant som leverantörsspecifik kontroll av designregler och analys av effektnätet innan kretsen lämnas över till kunden. Det är inte bara så att designflödet strömlinjeformas, utan det leder dessutom till lägre risker för konstruktören eftersom proceduren med överlämnandet till kunden hanteras av verktyget, och inte av ASIC-leverantören. EN RTL-KÄLLA - FLERA HÅRDVARUMÅL Ett annat växande krav på EDAverktygen är att konstruktören skall ha möjlighet att enkelt växla mellan flera alternativ av målkisel, utan att behöva göra några större ändringar i HDLkoden. Det skulle t ex vara ytterst användbart om konstruktörerna med en enda HDL-källkod som mål kunde välja bland Altera, Xilinx, LSI Logic RapidChip, NEC ISSP eller andra traditionella ASIC-leverantörer. Det skulle ge dem möjlighet att utvärdera den bästa lösningen för sina specifika behov, utan att behöva ta till någon tidsförbrukande process för att omkoda sin kod, se fig 2. Naturligtvis finns det vissa nackdelar med denna metod. Prestanda och viss yteffektivitet kan gå förlorad eftersom man inte skriver någon kretsspecifik HDL-kod. Men detta får allt mindre betydelse jämfört med den större fördelen med att snabbt och tillförlitligt kunna byta kiselplattform. NEC har t ex uppmuntrat portabilitet av konstruktioner genom att erbjuda de kunder som väljer FPGA för sina prototyper en rak väg till företagets ISSP-kretsar för volymproduktion. Kunden använda en liten insticksenhet på kretskortet så att han från början kan anpassa utrymmet på kortet till volymproduktionen (med ISSP), men ändå ha plats för en FPGA-konstruktion under prototyparbetet. Synplicitys verktyg ger sedan möjlighet att använda samma HDL-kod effektivt på såväl FPGA som strukturerad ASIC och cellbaserade ASIC. Konstruktörerna behöver inte tänka på detta själva. Direkt mappning minskar också den manuella insats som konstruktören måste sätta in för att optimera sin konstruktion. Detta uppnås genom tre huvudvägar. För det första kan många leverantörsspecifika tumregler byggas in i verktyget och användas automatiskt. Detta kan vara av mycket stort värde eftersom det försäkrar att det ingenjörsarbete som utförts av kiselleverantören kommer till nytta för alla kunder, och inte bara för dem som fått den senaste utbildningen eller som har läst dokumentationen mest noggrant. Denna filosofi kan utökas att gälla även optimal utplacering av buffertar baserat på vilken krets som används, eller att man lägger in leverantörsspecifika regler om ledningslängder för att undvika problem med överhörning. För det andra kan ASIC-leverantörens specifika process för handoff och kontroll av designregler byggas in i syntesverktyget, vilket minskar antalet iterationer mellan konstruktören och ASICleverantören. På så sätt flyttas designprocessen mycket närmare korrekt genom konstruktion. För det tredje kan man undvika manuell hopknåpning av konstruktionen vid integration av olika funktioner. Ett generiskt syntesverktyg av typ en storlek passar för alla kräver t ex att kunden manuellt lägger in minnesblock. Ett direktmappande syntesverktyg kan däremot beräkna minnet ur RTL-källkoden och automatiskt lägga in leverantörsspecifikt minne. Förutom de tekniska fördelarna med direkt mappning finns det också kommersiella fördelar. Leverantörsspecifika och till och med kretsspecifika verktyg och flöden kan till exempel säljas till lägre pris per licens, och licensvillkoren kan komma närmare projektets livscykel. Det kanske viktigaste är ändå att specialanpassade verktyg gör att en ny kiselkrets eller plattform kan användas som en komplett lösning det uppstår inte någon tidsfördröjning mellan att komponenter, konstruktionsverktyg, konstruktionsflöden och handoff-krav blir tillgängliga för konstruktören. Det kan innebära att nya processteknologier börjar användas snabbare. JOHN GALLAGHER, MARKNADSDIREKTÖR FÖR ASIC- PRODUKTER OCH JEFF GARRISON, MARKNADSDIREKTÖR FÖR FPGA- PRODUKTER, SYNPLICITY INC. 34 ELEKTRONIK I NORDEN 12/2004

15 Kapslingen av ASICkretsar är en mycket viktig, men ibland förbisedd detalj. Jörgen Sköld från Svenska Grindmatriser AB förklarar här vilka kapslar som kan användas och hur man kan spara plats och pengar i ASIC-projekt. Ett starkt argument för att utveckla en ASIC är att uppnå en kompaktare lösning. Färre komponenter på mindre kortyta och med mindre bygghöjd sparar viktigt utrymme. Störst effekt får man vanligen från det faktum att en ASIC ersätter många andra komponenter men valet av kapsling är också viktigt. En kapsel som bara är något större än själva kiselbiten kallas för Chip Scale Package (CSP) och är målet när miniatyrisering är viktigt. De kapslingsalternativ som beskrivs nedan är kommersiellt tillgängliga alternativ för en ASIC-användare och används naturligtvis också för standardkomponenter. LEAD-FRAME OCH BEN Vi vill alltså minimera kapselns monteringsarea jämfört med kiselarean. När kvoten häremellan är så liten som möjligt blir det en CSP. De viktigaste parametrarna i denna strävan är utformningen av anslutningarna på kapseln samt det minsta tillåtna avståndet mellan kisel och kapselns kant. De flesta plastkapslar har sina anslutningar, eller benen, arrangerade längs kapselns sidor. Två sidor används på till exempel en SOIC och fyra sidor på QFP. Båda dessa varianter är gjutna plastkapslar med trådbondning av kisel som monteras på en leadframe. En lead-frame är en ram som stansas eller etsas ut i en lämplig metallegering. I princip går plastkapsling av den här typen av kapslar till så här: Kiselbiten monteras på sin lead-frame med någon typ av lim. Anslutningarna mellan kisel och det som skall bli kapselns ben görs med trådbondning, vanligtvis med guldtråd. Kisel, bondtrådar och lead-frame gjuts in i plast som bildar kapselns kropp. Komponentens ben, som nu sticker ut ur plastkroppen klipps och formas. Slutresultatet visas i genomskärning högst upp i fig 1. Den relativt stora bendelningen gör att storleken på den här typen av kapslar ofta bestäms av antalet anslutningar. Kislet är litet i förhållande till kapseln och det är oftast inte så viktigt att få plats med så stort kisel som möjligt. Man kan inte kalla SOIC och QFP-kapslar för CSP. Termiska egenskaper är inte så im- På väg mot Chip Scale Package i plast ponerande. Kislet är normalt helt inbakat i plast även om varianter finns med termisk kontakt direkt mot vissa ben på kapseln. För ett kompaktare bygge gäller det att minska bendelningen och/eller minska benlängden. Minskad bendelning medför fler anslutningar per kantlängd och minskad benlängd medför minskad monteringsyta för en viss storlek på kapselns kropp. En SOIC har 1,27 mm bendelning men det finns liknande tvåradiga kapslar med mindre delning. QFP finns med flera olika bendelningar ner till 0,4 mm. Vanliga mått är 0,8 mm och 0,5 mm. Liten bendelning ger dock komplicerad montering och gör det lätt att skada de smala benen i hantering av komponenten. Benlängden är vanligen ungefär dubbelt så lång som bendelningen för ben av gull-wing typ som på SOIC och QFP. En ganska stor del av monteringsytan som kapseln kräver består alltså av utstickande ben. LEAD-FRAM UTAN BEN Den ultimata benförkortningen fås med QFN-kapslar som helt saknar utstickande ben. QFN står för Quad Flat No lead och är en av JEDEC definierad kapselstandard. Det finns i vanlig ordning många andra förkortningar som beskriver olika varianter av samma kapsel från olika leverantörer. Några exempel är MLF och MLP. Avståndet mellan anslutningarna är för denna kapseltyp vanligen 0,5 mm. Tillverkningsmetoden för QFN-kapslar liknar mycket den tidigare beskrivna för andra plastkapslar. Skillnaden är att gjutning i plast sker i större kakor och att komponenterna sedan sågas isär efter gjutning. Se tvärsnitt genom en QFN i figur 1. De termiska egenskaperna för en QFN är mycket bättre än för till exempel en QFP då det är mycket god termisk kontakt från kislet till den synliga monteringsytan. Med en lämplig konstruktion på mönsterkortet kan relativt stora effekter hanteras i en QFN. Eftersom en QFN inte har några utstickande ben är det möjligt att göra kapselns monteringsyta bara något större än kiselytan. Vi börjar nu närma oss CSP. Ett ytterligare steg på vägen är att inte ha en separat monteringsyta för kislet utan att montera detta direkt på kapselns ben. Fördelen är naturligtvis att det är möjligt att montera större kisel i kapseln medan nackdelen är att de termiska egenskaperna försämras något då man inte längre har en stor synlig monteringsyta. Tekniken kallas ibland för Chip On Lead (COL). Se tvärsnitt i figur 1. Tekniken med lead-frame och gjutning i plast kan drivas ytterligare ett steg mot CSP om man överger trådbondning och istället monterar kislet med flip-chip direkt mot sin lead-frame. Detta kräver en lead-frame som passar mot komponentens bondanslutningar men ger minsta tänkbara skillnad mellan kiselyta och kapselns monteringsyta. Den här tekniken kallas för Flip-Chip On Lead (FCOL) av en kapslingsleverantör. Se tvärsnitt i figur 1. Samtliga ovanstående exempel på plastkapslar med lead-frame har sina anslutningar ordnande längs kapselns kant. Eftersom det åtminstone inte för tillfället är rimligt att minska avståndet mellan anslutningarna under cirka 0,4 mm ger detta en gräns för hur liten monteringsytan kan göras för ett visst benantal. Detta gör att lead-frame baserade kapslar är yteffektiva och kan göra anspråk på att bli kallade för CSP endast om antalet anslutningar är litet eller om kiselytan är stor. I princip kan man generalisera detta till att avståndet mellan anslutningar på kislet måste vara i samma storleksordning som avståndet mellan anslutningarna på kapseln för att en lead-frame baserad komponent skall kunna uppnå CSP-status. BALL GRID ARRAY För komponenter med många anslutningar gäller det att öka antalet ben per monteringsyta utan att få alltför litet avstånd mellan anslutningarna. Lösningen är att anslutningarna placeras i en matris under kapseln istället för längs kapselns kant. För ytmontering gäller då någon typ av Ball Grid Array (BGA). Denna kapsel- eller monteringsmetod utnyttjar en princip med lödbollar arrangerade i en matris under någon typ av bärare. Flera olika BGA-standarder finns definierade av JEDEC. Delningen mellan lödbollarna kan vara 0,8, 0,65 eller 0,5 mm. Att använda BGA är mycket yteffektivt då antalet anslutningar är stort. Skillnaden mot andra kapseltyper är dock mindre då antalet anslutningar är litet. En BGA kräver en bärare med mer eller mindre komplext mönster. Bäraren fungerar som ett litet mönsterkort och realiserar förbindelsen mellan lödbollarnas matris och anslutningarna mot kislet. Bäraren kan tillverkas i olika material. Till exempel finns keramiska bärare som tillverkas med liknande teknik som för keramiska kapslar. Det finns också organiska bärare som mycket liknar flerlagers mönsterkort. Själva kislet och dess anslutningar måste skyddas mot mekanisk påverkan på något sätt. Till exempel kan man använda en teknik med ingjutning i plast och sedan delning med sågning ASIC/ASSP Forts nästa sida Fig 1. Plastkapsling mot CSP kan göras på flera olika sätt. Fig 2. Anslutningen till BGAkapseln kan ske med trådbondning eller flip-chip. ungefär som för en QFN-kapsel. Fig 2 visar exempel på BGA-kapslar i genomskärning. Trådbondning kan användas men maximal packningstäthet uppnår man med montering med flip-chip. Det är också möjligt att montera okapslade komponenter direkt i sin applikation. Man har då ingen extra yta för kapsel och kan inte komma längre i sin miniatyriseringsiver utan att konstruera om sin komponent i en kompaktare process. Att använda plastkapslade komponenter för ytmontering ger dock många fördelar för både användare och komponentleverantör. Hantering och montering hos användaren är enklare för en kapslad komponent. Även hantering under test och distribution är mindre komplicerad för en kapslad komponent. EXEMPEL Vi tar som exempel en komponent som har en kvadratisk kiselyta av 10 mm2 (3,2 3,2 mm) och 44 anslutningar jämnt fördelade längs sina sidor. Ett traditionellt val av kapsel för ytmontering för vår exempelkomponent är en 44 bens QFP. Plastkroppen på denna kapsel har yttermåtten 10 x 10 mm. Monteringsytan inklusive ben är 13,2 13,2 mm. Kiselytan är ELEKTRONIK I NORDEN 12/

16 ASIC/ASSP Komponenter På väg mot Chip Scale... forts från föregående sida ingen som helst begränsning för detta kapselval. Det skulle utan tvekan rymmas mera kisel i denna kapsel. Bendelningen på kapseln är 0,8 mm och kapselns storlek bestäms av antalet ben. Kapselns monteringsyta är cirka 17 gånger större än kiselytan. Ett alternativ är att välja en QFP-kapsel med mindre bendelning. Om bendelningen minskas till 0,5 mm kan en kapsel med monteringsytan 9 9 mm användas. Fortfarande bestäms kapselkroppens storlek av antalet ben och vår exempelkomponent fyller inte ut tillgängligt utrymme. Kapselns monteringsyta är nu cirka 8 gånger större än kislet och det är svårt att komma längre med en benförsedd komponent. Om vi nu använder en QFNkapsel med den vanliga bendelningen av 0,5 mm hamnar vi på en kapselstorlek av 7 7 mm. Detta är då också samma som monteringsytan eftersom en QFN-kapsel saknar utstickande ben. Vi måste välja en relativt stor kapsel på grund av att vi behöver 44 anslutningar. Fortfarande finns utrymme för mera kisel i kapseln. Vi har därför ingen anledning att titta på COL eller flip-chip utan väljer trådbondning i vår QFN-kapsel. Om antalet anslutningar hade varit färre hade vi kunnat välja en mindre kapselkropp och kunnat dra nytta av COL eller flip-chip. Kapselns monteringsyta är nu knappt 5 gånger större än kislet. Att fortsätta med QFN under 0,5 mm bendelning är möjligt men ovanligt. Det är alltså dags att arrangera anslutningarna i en matris i stället för i en linje längs kapselns kant. En BGA-bärare med 0,65 mm delning mellan bollarna kan ha 49 anslutningar vid en kapselstorlek på 5 5 mm. Trådbondning är rimligen det bästa alternativet eftersom plats för detta finns. Kapselns monteringsyta är 2,5 gånger större än kislet. Minsta tänkbara kapsling i vårt exempel är en 4 4 mm BGA-bärare med 0,5 mm delning mellan bollarna. Vi måste nu montera kislet med flip-chip på bäraren eftersom trådbondning inte får plats. Kapselns monteringsyta är 1,6 gånger kiselytan och nu kommer vi inte längre i vår strävan mot Chip Scale Package. Valet av kapsling påverkar alltså monteringsytan i väldigt stor grad. I vårt exempel har samma komponent en monteringsyta mellan 16 och 175 mm2. Att konstruera en ASIC ger också möjlighet att välja optimal kapsling för sin applikation. Om utrymme är viktigt finns kapslingsteknologi som löser uppgiften. JÖRGEN SKÖLD, SVENSKA GRINDMATRISER, jsk@sga.se Högnivålösning för hela systemet FPGA-baserade embeddedsystem blir allt vanligare, men det är ont om utvecklingsverktyg som hanterar allt från programvara till FPGA-syntes och PCBlayout. Rob Irwin från Altium berättar här om hur man med företagets kompletta och relativt billiga verktygspaket kan förenkla de olika stegen i utvecklingsarbetet. Dagens rymliga och prisvärda FPGA-kretsar har en stor potential som plattform för inbäddade system (embedded-system). Men för att kunna konstruera in, implementera och avbugga ett komplett processorbaserat digitalt system inuti en FPGA behöver ingenjören en konstruktionsmiljö som sammanför ett brett sortiment av ingenjörsverktyg för hårdvaru- och mjukvarukonstruktion, vilka samtliga arbetar samstämt med en integrerad miljö för FPGA-implementering. För att idag kunna arbeta med mjuka processorkärnor som inbäddas i FPGA-kretsar krävs att man har tillgång till en komplex blandning av IP och olika utvecklingsverktyg, som måste integreras av slutanvändaren för att bilda ett konkurrentkraftigt system. Utveckling av FPGA-hårdvara kräver omfattande kunskaper om inmatnings- och simuleringsmetoder. Dessa metoder blir både komplexa och tidskrävande när de används för utveckling på systemnivå. Det kan också vara svårt att få tag i och använda komplex IP (som processorkärnor) som levereras i HDL-källformat. Att få in processorn i en FPGA är bara början - att sedan integrera verktygen för mjukvaruutveckling och ansluta processorn för avbuggning ger upphov till en helt ny uppsättning utmaningar och problem. Dagens HDL-baserade konstruktionsmetoder har tagits fram för att hantera FPGA-kretsar som fristående komponenter. De lämpar sig inte speciellt väl för att klara av de problem som uppkommer när det gäller att förbinda stora IP-block som processorer och periferienheter så att de bildar ett system. För att gynna en effektiv systemutveckling på FPGA-plattformar krävs en helt ny ansats. Altiums verktygspaket, Nexar, Nexar innehåller både prototypkort och programvara. är ett omfattande system som ger ingenjören möjlighet att utveckla kompletta processorbaserade system på FPGA-plattformar. Nexar integrerar verktyg för konstruktion av hårdvara och inbäddad mjukvara, IP-baserade komponenter, virtuell instrumentering samt en rekonfigurerbar hårdvaruplattform. Härigenom kan vanliga ingenjörer interaktivt konstruera och implementera inbäddade system i FPGA-kretsar. Till skillnad mot de flesta andra system för FPGA-utveckling kräver inte Nexar att ingenjören besitter några omfattande kunskaper om HDL-språk som VHDL eller Verilog för att klara av FPGA-utveckling på systemnivå. Nexar bildar en komplett miljö för redigering av VHDL-kod, med bl a syntes och simulering som möjliggör konstruktion av block som består av kombinatorisk logik. Men för konstruktion på systemnivå bygger Nexar på väletablerade metoder från konstruktion på kretskortnivå, som exempelvis schemabaserad inmatning, liksom på fördefinierade komponenter som är färdiga att använda. På så sätt uppnår man en konstruktionsprocess som känns familjär för de flesta ingenjörer. För att förenkla denna schemabaserade inmatning på systemnivå levereras Nexar med en uppsättning royaltyfria, försyntetiserade och förverifierade bibliotek med IP-komponenter som har föroptimerats för ett stort antal olika FPGA-målarkitekturer. IP-komponenterna levereras i form av försyntetiserade modeller, förbundna med schemasymboler. Dessa kan enkelt placeras ut i ett schema och kopplas samman med varandra, på liknande sätt som när man använder vanliga standardkomponenter vid konstruktion på kretskortnivå. Härigenom förenklas konstruktionen av komplexa system, eftersom man höjer den abstraktionsnivå som ingenjören kan arbeta på. Dessutom undviker man problemen med att skaffa och använda HDLbaserade IP-block på källnivå. INBÄDDAD MJUKVARA För att kunna tillhandahålla en komplett lösning för konstruktion av inbäddade system i FPGA-kretsar ingår också fullständiga funktioner för mjukvaruutveckling. Härigenom elimineras behovet av att anropa och integrera separata verktygskedjor för mjukvaruutveckling. Alla processorkärnor som levereras som en del av Nexar stöds av kompletta verktygskedjor för mjukvaruutveckling som finns integrerade i systemet. Varje kärna har en tillhörande kompilator, assemblerare, länkare/lokalisator och avbuggningmodul, vilka baseras på Tasking - Altiums teknologi för utveckling av inbäddad mjukvara - kopplad till kodutvecklingsmiljön. Nexars kompilatorer baseras på Altiums senaste generation av Viper-kompilatorteknologi, som även driver företagets Tasking-sortiment av fristående produkter för utveckling av inbäddad mjukvara. Från C- eller assemblerkällfiler ger de högkvalitativ kod, som optimeras speciellt för de aktuella kärnorna. Härigenom får man en högkvalitativ miljö för kodutveckling och avbuggning av inbäddad mjukvara avsedd för mjuka processorer inuti FPGA-kretsar. REKONFIGUERBAR HÅRDVARA I Nexar ingår ett mångsidigt FPGA-baserat utvecklingskort kallat NanoBoard, som utgör en rekonfigurerbar plattform för implementering och avbuggning av konstruktioner. NanoBoard ansluts till konstruktörens PC och använder JTAG-baserad kommunikation inte bara för nedladdning av konstruktionen till FPGA-kretsen på kortet, utan också för interaktivitet med processorkärnor och instrument när konstruktionen väl är nedladdad. FPGA-målkretsarna är inrymda i plug-in-dotterkort för att man enkelt skall kunna ändra målet för konstruktionerna. Flera NanoBoard-kort kan kedjekopplas för att förenkla konstruktionen av komplexa system med många FPGA-kretsar. Det går också att lägga in slutanvändarkort i systemet för testning och avbuggning av slutgiltiga, produktionsfärdiga kort. Kommunikationen med den i FPGA-kretsen inbäddade processorn sker med hjälp av standarden Nexus Embedded Processor Debug Interface (IEEE-ISTO ). Alla processorkärnor som levereras med Nexus har konstruerats för att vara kompatibla med denna standard, och de har omfattande funktioner för avbuggning på chipet. På så sätt går det Det totala avbuggningsflödet på systemnivå med Nexar: ändringar i mjukvaran laddas ned till processorns minne via Nexarkedjan, utan att det krävs någon fullständig omprogrammering av FPGA-kretsen. 36 ELEKTRONIK I NORDEN 12/2004

17 ASIC/ASSP att utföra fullständig avbuggning på källnivå på alla processorkärnor som körs i systemet. Bland fördelarna med att använda Nexar i utvecklingsprocessen finns: interaktiv mjukvaruutveckling och avbuggning direkt på målhårdvaran samtidig utveckling av hårdvara och mjukvara rika möjligheter att partitionera konstruktionen mellan hårdvara och mjukvara. INTERAKTIV SYSTEMUTVECKLING Med hjälp av NanoBoard får man tillgång till en LiveDesign -metodik i Nexar. Konstruktörerna får tillgång till en rekonfigurerbar hårdvaruplattform, på vilken de interaktivt kan utveckla och avbugga sin mjukvara på verklig hårdvara. Utveckling och avbuggning sker i realtid - inte på en simulering av hur man förväntar sig att hårdvaran skall uppföra sig, och heller inte på ett generellt utvecklingskort. Med hjälp av LiveDesign-systemet kan konstruktören utveckla kod på målhårdvaran redan i ett tidigt skede i utvecklingscykeln, vilket underlättar samtidig konstruktion av hårdvara och mjukvara. Parallella designflöden förkortar time-to-market. NanoBoard ger också konstruktören möjlighet att uppdatera sin hårdvaruplattform med de senaste ändringarna genom att helt enkelt ladda ned den senaste designfilen. Eftersom hårdvaran kan uppdateras lika enkelt som mjukvaran ger Nexar möjligheter till en mer flexibel partitionering av konstruktionen. Att implementera konstruktionen på NanoBoard medför också att man inte behöver använda någon fysisk prototyp som stöd när avbuggningsprocessen avslutas. Härigenom flyttas den tidpunkt då man måste låsa hårdvarukonstruktionen fram till ett senare skede i designcykeln. Om en applikation t ex inte exekveras tillräckligt snabbt när den implementeras i mjukvara, kan konstruktörerna besluta att implementera den i hårdvara, utan kostnadstillägg i varken tid eller pengar - till och med i ett långt framskridet skede av utvecklingsarbetet. Allt de behöver göra är att helt enkelt konstruera om hårdvaran och ladda ned den till NanoBoard. Det är inte nödvändigt att bygga någon ny fysisk hårdvaruprototyp. När målkonstruktionen väl har laddats ned till NanoBoard kommer alla processorer att dyka upp i den s k Nexar-kedjan, och de kan styras och avbuggas helt inom Nexar-systemet. Det innebär att konstruktören inte bara kan köra koden på processorkärnan, utan också kan se hur processorn samarbetar med resten av systemet. ROB IRWIN, ALTIUM LIMITED Mjuka fel inte slutet för SRAM På åttiotalet var mjuka fel i DRAM på grund av kosmisk strålning ett hett ämne. Den gången gick det relativt lätt att komma till rätta med problemen. Men nu dyker problemet upp allt oftare, den här gången framför allt i SRAM. Ritesh Mastipuram från Cypress Semiconductor visar här sätt att komma runt problemen. Systemfel och därmed förenade driftsstopp är alltid ett problem för systemkonstruktörer. Med ökande mängd minne i systemen är fel till följd av datafel inom systemets minnesenhet också mer troliga. Sådana datafel kan vara resultatet av två typer av fel, hårda och mjuka fel. Ett hårt fel innebär i första hand ett permanent haveri någonstans i kretsen. Den typen av fel är normalt sett repeterbara, lätta att hitta och åtgärdas av minnesleverantören. Ett mjukt fel ger däremot ett tillfälligt fel, som inte nödvändigtvis upprepas och därmed inte kan åtgärdas med hjälp av felsökning och korrigering. Orsaken till dessa mjuka fel kan vara brus eller effekterna av joniserande strålning såsom alfapartiklar eller kosmisk strålning. Mjuka fel föreligger bara tills minnet lagras om eller slås av. Frekvensen av sådana fel kvantifieras som Soft Error Rate eller SER. Mjuka fel mäts i FITs (Failure In Time). FIT-graden är inget annat än antalet fel per miljard driftstimmar FITs motsvarar en MTTF (Mean Time to Failure) på ungefär 114 år. När en joniserande partikel träffar i en känslig region i en halvledare genererar den ett lokalt, tätt spår av miljontals elektron-hål-par. Detta elektriska fält gör att hålen och elektronerna vandrar i motsatta riktningar och kan leda till att en extra laddning når delar av kretsen och stör dess funktion. Mängden laddning som når känsliga noder beror på flera faktorer, inklusive collection area alltså det område från vilket noden kan samla laddning, vilket i sin tur beror på kretselementets fysiska layout. Detta omnämns som single-event upset, SEU, i signalvärdet. I takt med att kretstekniken når grindlängder i deep submicron -området (under 0,25 µm) fortsätter cellstorleken hos minnesprodukter att minska, vilket minskar spänningen (5 V- >3,3 V->1,8 V...) samt leder till minskad kapacitans inne i cellen (10 ff-<5 ff...). Till följd av den lägre kapacitansen fortsätter den kritiska laddningen (QCRIT, den minsta laddning som krävs för att en cell ska behålla data) i minneskomponenter att krympa, vilket minskar deras naturliga motstånd mot mjuka fel. Detta innebär i sin tur att cellen kan störas av en alfapartikel eller kosmisk strålning med betydligt lägre energi. Alltså har SER-påverkan på minneskretsar ökat från obetydlig till att representera en mycket viktig faktor vid systemkonstruktion. UNDVIK FEL Lyckligtvis kan mjuka fel undvikas eller korrigeras med algoritmer för felkorrigering, s k Error Correction Check, ECC, på systemnivå eftersom underliggande minnen inte är skadade trots dataförlusterna. Genom förbättrad kapsling, minneskonstruktion och tillverkningsteknik kan mjuka fel beroende på bombardemang från alfapartiklar undvikas. Vid kapsling är användningen av speciella strålningsabsorberande ytbeläggningar, material med lägre blyinnehåll (bly emitterar alfapartiklar) samt ett förfarande, som innebär att lodklumparna i en BGA hålls så långt som möjligt ifrån minnen, mycket effektiva sätt att minska mjuka fel. Utifrån ett minneskonstruktionsperspektiv kommer ökad transistorstorlek att öka cellernas lagringskapacitans. Förbättrad tillverkningsteknik som utnyttjar triple well -teknik begränsar anhopningen av elektron-hål-par och tillägg av ett andra polykisellager ökar också kapacitansen, vilket ökar den kritiska laddning (QCRIT) som lagras i cellen. Dessutom kan tekniker utnyttjas för att optimera minnesarkitekturen så att ett mjukt fel inte påverkar mer än en enda bit i en adress. Genom att eliminera möjligheten att flerbitsfel uppstår kan förmågan till återhämtning efter ett mjukt fel upprätthållas med hjälp av standardalgoritmer för felkorrigering, ECC. Denna förbättring kan åstadkommas genom optimering av minnesarkitekturen. Minnets topologiska bitstruktur kan organiseras på så sätt att en fysisk flerbitsstörning leder till enbitsfel i flera byte. På systemnivå kan SER-ökningen för SRAM-kretsar minskas med hjälp av felsökning och -korrigering (EDAC) samtidigt med READ-funktionen och med bara obetydligt ökad fördröjning (latency). På detta sätt kan data korrigeras för enbitsfel och flerbitsfel kan rapporteras. I takt med att minnen blir mer och mer komplexa ökar dessutom mängden kombinatorisk logik i en SRAM-krets procentuellt sett jämfört med lagringsmatrisen. En enda störning kan orsaka ett bitomslag i en vippa eller minneselement och därmed ändra systemets tillstånd, vilket resulterar i ett mjukt fel. Ett SEU kan dessutom uppstå i en internnod i kombinatorisk logik och därefter fångas i en vippa. Effekterna av SEU i logikkretsar har dock varit ett mycket litet bekymmer på grund av följande tre fenomen: Logical Masking, som inträffar när en partikel träffar en del av kombinationslogiken, som inte påverkar utsignalen på grund av en efterföljande grind vars resultat helt och hållet bestäms av dess övriga ingångsvärden. Electrical Making, som inträffar när pulsen från en partikelträff dämpas av efterföljande logikkretsar till följd av grindens elektriska egenskaper i så hög grad att det inte påverkar kretsresultatet. Latch Window Masking, som inträffar när pulsen från en partikelträff når en klockad vippa utanför klockfönstret. Dessa maskeringseffekter har befunnits resultera i en betydligt lägre frekvens av mjuka fel i kombinatorisk logik i jämförelse med minneskretsar av motsvarande kretsteknologi. Detta kan betraktas som en av de positiva effekterna av SER-minskning på komplexa minnen. Bortsett från ovan nämnda process- och konstruktionsåtgärder, har minnestillverkare som Cypress Semiconductor vidtagit en rad åtgärder inom såväl processutveckling som produktkonstruktion för att minimera känsligheten för mjuka fel och därmed förlänga användningen av SRAM-kretsar långt bortom 90 nm. Med rätt åtgärder på system- och produktkonstruktionsnivå kommer SRAM-kretsar att fortsätta att vara en viktig komponent i många minnessystem under åtskilliga processgenerationer. RITESH MASTIPURAM, APPLICATIONS ENGINEER, MEMORY PRODUCTS, CYPRESS SEMICONDUCTOR X-arkitektur i produktion På årets DAC visades det första chip som skall gå i volymproduktion med X- arkitektur. Det handlar om en komponent för digital-tv från Toshiba med 2,7 miljoner grindar i 130 nm och med metallager fyra och fem utförda med diagonal ledningsdragning. De första proverna till kunder kommer att finnas tillgängliga i november i år, men strax före DAC testades den första wafern med chip och resultatet var mer än bra. Den enda testwafern hade ett processutbyte på hela 80 procent och konstruktionen fungerade helt och hållet redan från början. X-arkitekturen innebär att ledningsdragningen kan gå i åtta olika vinklar, alltså inte bara i räta vinklar, utan också snett i 45 graders vinkel etc. Det ger kortare ledarlängder och färre genomföringar (vior) och leder till mindre chiparea och högre hastighet. Toshibas krets blev 11 procent snabbare på grund av X-arkitekturen och kiselarean minskade med 10 procent. Vid det här laget har X-arkitekturen provats ur de allra flesta aspekter och hittills har man inte hittat några direkta problemområden. Det krävs förstås nya layoutverktyg, men alla befintliga verktyg för maskritning och produktion fungerar bra. Fördelarna med X-arkitekturen fortsätter att vara stora. Reduktionen i antalet vior leder till bättre processutbyte och den ökade friheten i routing ger mindre trängsel i kritiska områden. Det ger i sin tur färre hotspots. GÖTE FAGERFJÄLL Tosbibas TC90400XBG är den första komponent med X- arkitektur som går i volymproduktion. Chipet är redan testat och fungerar. ELEKTRONIK I NORDEN 12/

18 UNDERLEVERANTÖRER LEGOTILLVERKARE KONTRAKTSTILLVERKARE UNDERLEVERANTÖRER LEGOTILLVERKARE Ett klokt val! ISO 9001:2000 ISO 13485: Låt oss bli din partner när det gäller bandning av komponenter för automatmontering FRIK AB Telefon Elektronik i Nordens årliga utmärkelse: Vem får elektronikpriset 2004? Tag chansen att komma i blickfånget på årets stora händelse: Utdelningen av elektronikpriset på Elektronik i Nordens Bransch-Punch senare i höst. Priset står öppet för företag med framåtanda som inom sitt delområde lyckats omsätta ett specifikt tekniskt kunnande till goda ekonomiska resultat. Spetskompetens och en förväntad framtida, positiv utveckling väger tungt i bedömningen av juryn. Den består av representanter från Elektronikindustriföreningen, IM-föreningen och Elektronik i Norden. Sista nomineringsdag är den 26 augusti, så nu är det bråttom! Du måste, för att kunna deltaga fylla i det formulär som kan rekvireras från Agneta Larsen, IM, Branschkansliet. Kontakta henne enklast på agneta.larsen@branschkansliet.se eller telefon Sista nomineringsdag 26 augusti!

19 Tel: Fax: Information från Elektronikindustriföreningen Maria Månsson Vi måste återta en världsledande position Underleverantörsrådet har som mål att vända trenden så att utflyttningen av produktion stoppas för att i stället i ökad grad ske inom landet. Vi har träffat den person som leder rådet: Maria Månsson, vd och delägare i konstruktionsföretaget Avantel. Under pågående underleverantörsmässa på Elmia i Jönköping, hösten 2003, började ett antal parter diskutera i termer som hur skall man kunna stärka konkurrenskraften för svenska underleverantörsföretag inom produktion och tillverkning med sikte på inhemsk produktion?. Diskussionerna ledde till att Underleverantörsrådet skapades på initiativ av Hasse Samuelsson, senior adviser för Svensk Industriförening, SINF. Till ordförande i rådet valdes Maria Månsson, till vardags vd för Avantel AB som utvecklar avancerad elektronik. Att produktionen flyttas ut till andra länder gäller inte bara inom elektronikbranschen. Denna är väl kanske den sista i raden av olika branscher som drabbas, säger Maria Månsson. Från historien kan man se hur inte bara produktionen flyttas ut utan även konstruktionsarbetet eftersom det finns en tät koppling mellan konstruktion och tillverkning. Underleverantörsrådets uttalade syfte är att vända denna trend. Arbetet berör flera av de olika branschföreningarna inom SINF, bland dem Elektronikindustriföreningen. Tre huvudspår Underleverantörsrådet har bestämt sig för att verka inom tre huvudområden: Det gäller att konkret informera politiker och allmänhet om det rådande läget och om vikten av ett bättre entreprenörsklimat i Sverige. Man skall belysa underleverantörernas betydelse för landets välstånd. De köpande företagen måste REDAKTÖR: ANNA SVÄRDEMO-ALANDER, Anna.S.Alander@sinf.se engageras i arbetet. Främja branschutvecklingen och öka kunskapen i företagen bl a genom att skapa nätverk mellan underleverantörer i olika branscher. - Det gäller att få politiker och även allmänheten att förstå vikten av att producera i Sverige, säger Maria Månsson. Företagarna känner inte att de har stöd från näringsdepartementet. - Politiker tycks tro att om den tråkiga och smutsiga tillverkningsindustrin försvinner så kommer det i stället fram nya, rena och välbetalda jobb. Uppfattningen om tråkiga jobb bygger på gamla fördomar. I stället är det tvärt om: Elektronikproduktion är både high-tech och roligt! Många av låglöneländer, som exempelvis Kina, ställer krav på lokal tillverkning. I ett senare skede kan det även handla om de kräver konstruktion, lokalt i det egna landet. Det handlar om politisk attityd! Sverige måste ha som mål att återta en världsledande position, säger Maria Månsson. Hon menar att Sverige har ovanligt bra förutsättningar som varande ett stabilt land med en god infrastruktur, högt utbildade invånare och en lång och god industriell tradition med frihet från mutor. Men vi drar inte nytta av våra fördelar och den stolta bakgrunden börjar vittra. Man måste ställa frågan: Vad skall vi nu bli världsbäst på? Vi måste helt enkelt bestämma oss för vad vi ska satsa på! Frågan är vilken typ av tillverkning som vi är duktiga på? Tillverkningen skall vara automatiserad. Det betyder dock inte att seriestorlekarna måste vara stora. Det viktiga är kopplingen 16 september. Branschoffensivmöte för medlemmar i EIF och IM. Talare: Prof Anders Kinnander, Chalmers samt Hans Reich, Pro Design. Vi måste bestämma oss för vad vi skall bli duktiga på inom svensk industri med sikte på att bli världsbäst, hävdar Maria Månsson. mellan en bra utvecklad produkt och hur den skall kunna produceras automatiskt. Produktionsteknik är en vetenskap där vi inte fortsatt får tappa kompetens! Maria Månson understryker hur snabbt man kan förlora kompetens och hur ytterst lång tid det tar att bygga upp ny. Man måste hela tiden uppdatera sina kunskaper. För det är det viktigt att sätta upp mål och att fokusera väl. Ett sätt att stärka branschen är att skapa nätverk mellan olika företag. - Detta är i sig inget nytt, men i Sverige finns en stor tröghet på området. Samarbete mellan stora och små företag kan skapa en win-win -situation. Det gäller att visa de svenska underleverantörernas fördelar, t ex när det gäller flexibilitet, kreativitet, närhet och kvalitet. Kompetensnätverk Elektronikindustriföreningen kommer i linje med underleverantörsrådets målsättning att bygga upp ett antal kompetensnätverk. Först i raden blir produktionsteknik. Maria Månsson påpekar att många av de stora företagen schablonmässigt har lagt tillverkningen i låglöneländer. Det gäller för hela västvärlden. Många har dock inte tagit med i beräkningen alla de tillkommande kostnader som en KALENDARIUM 28 oktober. Höstmöte. Sista torsdagen i varje månad kl : Torsdagstanken utflyttning av produktionen för med sig. Hon varnar för att många av de stora företagens snarare multinationella än nationella prägel. Dessa kan med kort varsel flyttas ut ur landet. Sveriges elektronikindustri är extra sårbar eftersom den i huvudsak består av få mycket stora och många små företag. Strukturmässigt saknas medelstora företag. Förklaringen ligger till stor del i det rådande företagsklimatet. Tillväxten hämmas av en komplicerad lagstiftning. EU har dessutom ökat byråkratin med sitt detaljerade regelverk. Vi riskerar att kreativa människor och entreprenörer kroknar. Maria Månsson tror trots allt på en positiv utveckling: Svensk elektronikproduktion skall återvända! Men det gäller att övertyga både politiker och allmänheten om vikten av att skapa goda förutsättningar för en svensk elektronikindustri. Inte minst handlar det om att övertyga en ny generation om att elektronikindustrin är en ren och spännande industri som inte alls bör avskräcka: Teknik är roligt, sammanfattar Maria Månsson. Hon vet. Hon har nämligen framgångsrikt drivit Avantel AB tillsammans med sin kompanjon sedan företaget startades Gunnar Lilliesköld (medlemsträff) hos Tad på Non Solo Bar, Odengatan 34 i Stockholm. Maila till: Håkan Isoz [hn-isoz@algonet.se] om du kommer! Fler medlemmar Det är verkligen roligt att konstatera att medlemsantalet i Elektronikindustriföreningen fortsätter att öka. Efter att, under ett antal år, ha tappat medlemmar har nu trenden definitivt vänt. Många såg tidigare ett hinder i att ett medlemskap i Elektronikindustriföreningen samtidigt innebar anslutning till SINF, Svensk Industriförening. Problemet var att många var anslutna till Svenskt Näringsliv, som ju är en organisation med liknande inriktning och syfte. Det är svårt att argumentera för medlemskap i både SINF och Svenskt näringsliv! Stadgeändringen i våras blev lösningen på ett uttalat frihetsproblem. En annan positiv händelse är att det går klart bättre för de stora elektronikföretagen i Sverige. Man kunde önska att det även skulle gälla för underleverantörerna. Men dessa är i många fall hårt pressade av storföretagen och tvingas till såväl låga priser som långa krediter. Många underleverantörer har också problem med att få fram vissa komponenter. Ledtiderna har ökat markant under året. Politikerna talar mycket om åtgärder som kan stimulera företagandet. Men så mycket konkret har vi tyvärr inte sett. Vad de borde sätta fokus på är det faktum att företag har svårt att växa sedan de kommit upp i storleken 50 anställda. Språnget för att komma över denna gräns är kapitalkrävande. Politiska beslut som kunde underlätta detta skulle resultera i mängder av nya arbetstillfällen! Det som kostar är exempelvis nya maskiner, utökade marknadsaktiviteter och kostnader för att bana väg för ökad export. Se på hur Finland gör! Där kan företag få statsgaranterade lån. Tag som exempel den underleverantör som tack vare ett lån från staten kunde kraftigt bygga ut sin maskinpark för att kunna få en eftertraktad order från ett stort företag. Att låna från riskkapitalbolag är inte lika säkert. Dessa kräver ofta möjligheter att snabbt dra sig ur. Eric Östlund, ordförande i Elektronik industriföreningen ELEKTRONIK I NORDEN 12/

20